¿Alguien puede explicar cuál es la diferencia en la técnica ODT y ZQ utilizada en DDR2 y DDR3?
¿Qué método es muy útil para la terminación DDR2? ¿ODT o terminación paralela externa?
Saludos,
M.Arun kumar
Estoy armando una PCB y quiero usar un solo chip DDR3 de 8 Gb (512 * 16) (MT41K512M16HA) pero el banco de direcciones DDR3 es menor que el chip DDR3.
¿Es posible utilizar un solo chip de 8Gb para este IC?
Estoy implementando una interfaz DDR3 en una PCB y tengo una pregunta relacionada con la terminación de la dirección / control / command / clk traces.
Tengo terminaciones en serie para todas las trazas requeridas mencionadas anteriormente, mi...
Estoy pensando en usar Cyclone V FPGA y su controlador de memoria de hardware:
Hay un documento del "Controlador de memoria multipuerto FPGA Cyclone V" de Altera:
enlace
Ancho de memoria configurable de 8, 16, 24, 32 y 40 bits...
Tengo una placa con 2 FPGA Virtex 6, que están conectadas entre sí a través de 64 líneas IO paralelas que pueden funcionar hasta 400 MHz. Un FPGA, llamémoslo B, también tiene 2 GB de memoria DDR3 conectados. También necesito acceso de alta veloc...
Estoy investigando computadoras de una sola placa con la esperanza de diseñar al final de esto, estoy en la etapa de DDR3, pero no puedo encontrar ninguna buena información sobre el enrutamiento de ddr3, con respecto a qué rastros deben coinci...
Tengo una memoria DDR3 de 1GB de micron. ¿Sabe cómo calcular el tiempo mínimo para escribir toda la memoria de forma consecutiva?
Mi problema es saber cómo incluir todos los tiempos en el cálculo del ancho de banda (tiempo de activación de ba...
Si imagina una detección de movimiento básica donde tiene dos cuadros almacenados en la memoria: un cuadro anterior de 640x480 y el cuadro actual de 640x480, qué tipo de memoria (SRAM, DRAM, SDRAM, DDR SDRAM, etc.) permitiría > la mayoría de las...
Tengo2chipsDDR3x16( MT41K256M16xx ) interactuó con un FPGA ( M2S150TS-1FCS536 ). Planeo usar datos punto a punto y amp; Topología de dirección / comando de sobrevuelo.
Estoy usando ECC con un bus de 16 bits, por lo que 18 bits en total. Deb...
Al referirme a las memorias DDR / DDR2 / DDR3 / DDR4, no puedo entender la diferencia entre el reloj de memoria y el reloj de E / S.
Según: enlace
DDR-200 - Reloj de memoria = 100 MHz, Reloj de bus de E / S = 100 MHz;
DDR2-800 - Reloj d...