Estoy trabajando en un proyecto que involucra LPDDR4. He leído las secciones pertinentes de la especificación JEDEC LPDDR4 recientemente lanzada. Tengo varias preguntas con respecto a la independencia de la arquitectura de dos canales. Estas respuestas a estas preguntas pueden ser evidentes para quienes tienen un gran conocimiento de DDR, pero esta es mi primera experiencia con ella. Mis preguntas son:
-
¿Los registros de modo son por canal o por dispositivo?
-
¿CK_t / c_A y CK_t / c_B necesitan ser de la misma frecuencia? Si no, ¿qué tan diferentes pueden ser?
-
¿Son CA_A y CA_B completamente independientes o pretenden ser idénticas?