Hola, tengo que pilotear un dispositivo de chip de entrada de 5 V CMOS con un flip flop 7474 con el menor retardo posible para minimizar la fluctuación de reloj. La señal es de unos 11,3 Mhz
Tengo dos opciones:
1) 74HC74 (compatible con...
Durante el examen me pidieron que explicara un esquema. La pregunta es mostrar las salidas (dibujo) del punto B, C, D, E y cuál será el tiempo cuando E cambie. La tensión de entrada se incrementa de 0 a 5V. D (0) = E (0) = 0V.
Heintentadosimula...
En diseños anteriores, he usado una salida digital MCU para dirigir el lado inferior de una escalera de resistencia a la tensión de alimentación, para evitar el consumo de energía cuando no se muestrea la escalera:
Esquema 1:
simular es...
Cuando se deriva la fórmula de resistencia equivalente del inversor NMOS, el gráfico que se usa en la derivación es como se muestra:
$$R_{eq}=\frac{1}{-V_{dd}/2}\int_{V_{dd}}^{V_{dd}/2}\frac{V}{I_{Dsat}(1+\lambdaV_{dd})}dx\approx\frac{3}{4}{V_{...
Quiero hacer un búfer de voltaje de cc utilizando un seguidor de fuente nmos. Encontré que haciendo Rs lo más grande posible o incluso abierto, Vs = Vgs-Vth. Lo verifiqué utilizando multisim. El problema es que sufre de efectos de carga. Quería...
Como se ve en la imagen anterior, la caída de voltaje del diodo es de 0 V, y el multivibrador monoestable está fabricado en tecnología CMOS con diodos de protección. Tengo problemas para encontrar la salida de este circuito en algunos nodo...
No estoy seguro de la funcionalidad del siguiente diseño de MOS. Se me ocurrió la función lógica Y (NO (AB), C).
¿Alguien puede confirmarme o corregirme?
PS: Los pasos que hice están adjuntos
Estoy realizando mi simulación previa al diseño en cadencia. Puedo seleccionar las redes de salida desde el banco de pruebas porque cargué el entorno ADE para el banco de pruebas, pero también quiero seleccionar el esquema de las redes. ¿¿¿Cómo...