En diseños anteriores, he usado una salida digital MCU para dirigir el lado inferior de una escalera de resistencia a la tensión de alimentación, para evitar el consumo de energía cuando no se muestrea la escalera:
Esquema 1:
Esto me llevó a preguntarme (en el siguiente esquema):
Si el suministro de MCU (VCC) era de 3,3 V, y el suministro en R3 era de 5 V, al activar la salida en ALTO aún se produciría un flujo de corriente en el MCU. ¿La corriente de hundimiento (a través de M1) cuando la salida se maneja ALTA sería un problema? Mi entendimiento es que normalmente, cuando es deseable hundir la corriente, la salida debe ser baja (para que la corriente fluya de GND a M2).
¿Esto presenta un problema fundamental con la forma en que se deben utilizar las salidas digitales de CMOS? ¿Se puede "hundir" la corriente a VCC? ¿Esto causaría problemas con el diodo intrínseco del cuerpo del canal P M1 que siempre conduce algo de corriente, y eso es un problema?
Esquema 2: