74AS TTL a CMOS resistencia de extracción y velocidad máxima (o el retardo más bajo)

Navega tus respuestas
0

Hola, tengo que pilotear un dispositivo de chip de entrada de 5 V CMOS con un flip flop 7474 con el menor retardo posible para minimizar la fluctuación de reloj. La señal es de unos 11,3 Mhz

Tengo dos opciones:

1) 74HC74 (compatible con CMOS) con una velocidad máxima de aproximadamente 30MHz

2) 74AS74 con una resistencia de pull-up con una velocidad máxima teórica de aproximadamente 100MHz

Yo usaría 74AS74 porque debería tener un tercio del retardo de propagación frente a 74HC74 (por lo tanto, un tercio de la probabilidad de fluctuación del reloj, supongo), pero necesitaría una resistencia de subida para alcanzar los niveles de voltaje de entrada del CMOS.

Estaba pensando en alrededor de 1K ohmios de pull-up desde la salida 74AS TTL al riel positivo de 5V, dando una carga segura de 5mA.

Preguntas:

1) ¿cuál es la resistencia de pull-up más segura para un 74AS que pilotea un dispositivo CMOS? Los sitios web recomiendan de 10K a 2.2K de TTL a CMOS. Yo usaría 1Kohm. ¿Es 470ohm todavía seguro y mejor?

2) 74HC74 ejecutado a 30Mhz, 74AS74 ejecutado a 100Mhz. Pero, ¿cuál es la velocidad máxima (o retraso de propagación) de un 74AS74 con una resistencia de pull-up? ¿La resistencia de pull-up pone en peligro las ventajas de velocidad de 74AS vs 74HC?

3) al final: para minimizar la fluctuación de fase, la conducción de un CMOS ¿es correcto que cualquier 74AS con resistencia de pull-up es mejor que cualquier dispositivo de 74HC?

PS: no quieres usar 74AC u otras familias lógicas. La pregunta es solo sobre 74AS vs 74HC .

Gracias

    
pregunta Gianluca G

1 respuesta

0
  

1) que es la resistencia de pull-up más segura para un 74AS pilotando un   Dispositivo CMOS? Los sitios web recomiendan de 10K a 2.2K de TTL a CMOS. yo   usaría 1Kohm. ¿Es 470ohm todavía seguro y mejor?

Verifique la hoja de datos del dispositivo, hay una corriente de salida máxima para ViL (cuando el dispositivo es alto, ViH extraerá poca corriente adicional a través del pull up). No debe exceder la recomendación de IoL, para un SN74AS30, IoL es 20mA. Eso significa que a 5 V podría bajar hasta 250Ω, probablemente sería prudente no ir tan bajo y quemar mucha energía, pero tal vez 1k. Dado que el CMOS toma nA de corriente, la etapa de entrada para el CMOS es despreciable.

  

2) 74HC74 ejecutado a 30Mhz, 74AS74 ejecutado a 100Mhz. Pero cual es el máximo.   ¿Velocidad (o retraso de propagación) de un 74AS74 con una resistencia de pull-up? Hace   ¿La resistencia de pull-up pone en peligro las ventajas de velocidad de 74AS vs 74HC?

Una resistencia pull-up también puede introducir más ruido si tienes un Vcc ruidoso, para determinar con precisión el ruido de fase que sería mejor una simulación.

  

3) al final: para minimizar el jitter al conducir un CMOS es correcto que cualquier   ¿74AS con resistencia de pull-up es mejor que cualquier dispositivo de 74HC?

No hay especificación para la fluctuación de fase en las hojas de datos de estos dispositivos, por lo que deberá medirse. Sin embargo, puede comprender las fuentes de jitter y trabajar para eliminarlas:

  

Estas fuentes de jitter incluyen:

     

Ruido térmico

     

  • el ruido de kTB, que se asocia con el flujo de electrones en los conductores y aumenta con el ancho de banda, la temperatura y la resistencia al ruido

    •   

  • Ruido de disparo: ruido de electrones y agujeros en semiconductores en los que la magnitud se rige por la corriente de polarización y el ancho de banda de medición

    •   

  • Ruido rosa: ruido que está relacionado espectralmente con 1 / f

    •   

Fuente: enlace

    
respondido por el laptop2d

Lea otras preguntas en las etiquetas

Entrada diferencial AD9201, cálculo de salida Matriz singular: verifique la advertencia del nodo