Preguntas con etiqueta 'skew'

2
respuestas

Enrutamiento de señales USB, DVI y Ethernet en una PCB grande versus el uso de cables largos

Enrutar correctamente las señales USB, DVI y Ethernet a largas distancias (30 a 40 cm) en una PCB parece ser relativamente difícil (sesgo, impedancia característica, diafonía, etc.). Sin embargo, el uso de los cables estándar disponibles en el m...
1
respuesta

Distribuyendo un reloj de 40MHz a varias PCBs

Necesito ejecutar cuatro PCB con un reloj sincronizado con mucha precisión. El reloj de origen es de 40MHz, pero cada PCB contiene un PLL de 1GHz, ¡y será un evento de temporización en el dominio analógico con una resolución final de aproxima...
2
respuestas

El retardo de la lógica combinacional es mayor que el período de reloj

Suponga que tiene un circuito combinacional entre dos registros controlados por un reloj. Que sera ¿Lo hace si el retraso del circuito combinado es mayor que la señal de su reloj? (No puedes redimensionar los transistores del circuito combinacio...
1
respuesta

¿Cómo crear un árbol de reloj redundante triple en FPGA manualmente?

Estoy explorando una gama de técnicas para implementar árboles de reloj TMR como parte de un diseño global de TMR (todos los recursos, incluidos los pines de E / S, árboles de reloj, árboles de restablecimiento, lógica y registros se implementan...
1
respuesta

¿Qué es mejor, menos interferencia o menos sesgo?

Estoy diseñando una placa que tiene una interfaz LVDS de 2.5 V con 30 líneas cronometradas a 600 MHz y DDR. Esto va de un chip a otro que podría colocarse justo al lado, no hay otras restricciones de colocación. La especificación de la interfaz...
1
respuesta

Ángulo de inclinación en el motor del rotor externo de inducción de CA trifásico

Estoy trabajando en un motor como el indicado anteriormente. Tengo bobinado trifásico en un estator de 24 ranuras. Ahora estoy diseñando la parte del rotor. ¿Qué ángulo de inclinación debo usar para un par de rotación muy suave? ¿Debo realizar u...
1
respuesta

Establezca la tensión de umbral del inversor CMOS en VDD / 2 para el flanco ascendente y descendente: ¿es posible?

Utilizando la tecnología 0.35u (VDD = 3.3v, Vt = 0.7, Tox = 0.7 nm), estoy tratando de establecer el voltaje de umbral de un inversor en VDD / 2. Si configuro la relación de ancho de PMOS / NMOS a 5 (significa que el ancho de PMOS sería 5 vec...