Necesito ejecutar cuatro PCB con un reloj sincronizado con mucha precisión.
El reloj de origen es de 40MHz, pero cada PCB contiene un PLL de 1GHz, ¡y será un evento de temporización en el dominio analógico con una resolución final de aproximadamente 15ps! Estaré midiendo la diferencia en el tiempo del evento entre las cuatro tablas.
- Estaré usando un reloj fuente de 1.5 ppm, que es suficiente estabilidad.
- Cualquier diferencia en la longitud del cable se puede calibrar.
- Lo que no puedo enfrentar es cualquier cambio en el sesgo del reloj en el tiempo entre tablas, porque no puedo calibrar esto.
Puedo pensar en dos formas de transmitir el reloj a los cuatro PCB.
- Useunbúferderelojparaconducirelrelojencuatrocablescoaxiales.Estoseguramentedescartarácualquiercambioenlainclinacióndelrelojconeltiempo,perotalvezelrelojnotengasuficienteunidadparainyectarenlíneas4x50R.Unchipbúferdesesgoderelojultraultrabajo,comoel
- Use cuatro búferes de reloj, que tendrán suficiente unidad, pero ¿puede el sesgo del búfer del búfer cambiar con el tiempo? El NB3N551 enumera un sesgo de salida-salida de típicamente 50ps y max 160ps. Pero no establece explícitamente la estabilidad de ese sesgo.
¿Hay algo que descarta una de estas dos soluciones? ¿Cuál es el mejor enfoque para lograr la deriva de sesgo ultra baja?
Si utilizara el método 2, ¿sería mejor usar la terminación de la serie?