Preguntas con etiqueta 'fifo'

3
respuestas

Intentando entender FIFO en el contexto de hardware

Wikipedia define el FIFO en electrónica como en:    Los FIFO se utilizan comúnmente en circuitos electrónicos para almacenamiento en búfer y flujo   control que es del hardware al software. En su forma hardware, una   FIFO consiste principa...
1
respuesta

¿Cómo puedo amortiguar SPI?

Tengo una placa con un dispositivo que genera datos a través de SPI (como dispositivo esclavo) y un microcontrolador. El dispositivo señala que los datos están disponibles (24 bits) al establecer un determinado pin bajo, aproximadamente 8000 vec...
2
respuestas

¿Existe un chip FIFO de 250MHz?

Si tengo datos paralelos de 8 bits que están siendo cronometrados fuera de un chip a 250MHz, ¿hay alguna manera de poder almacenarlo? Solo necesito almacenar alrededor de 1kB. Preferiblemente esto sería un FIFO. ¿Existe un FIFO tan rápido a un p...
3
respuestas

Diseñar con AC'97: ¿por qué no tiene un búfer (FIFO)?

El códec AC'97 parece dominar el mundo de la E / S digital, pero lo extraño es que no tiene interrupciones ni búferes, por lo que es difícil interactuar con un controlador, que tiene otras actividades. El AC97 exige realizar una encuesta periódi...
1
respuesta

Deserialización de metastabilidad y dominio de cruce de reloj

Tengounapreguntasobrelametastabilidadyeldominiodecrucedereloj.NecesitodeserializarunflujodebitsdeunADC.TXCLK,TXOUT1,INCLKsonlassalidasdelADC. Así que la idea era registrar el DATA TXOUT1 en un registro de turno sincronizado por TXCLK, luego c...
3
respuestas

¿El diseño del enrutador Verilog y la mejor manera de manejar paquetes de tamaño variable en verilog?

Tengo una pregunta de diseño lógico / Verilog sintetizable. Mi pregunta es más lógica que la sintaxis. Deseo implementar algún tipo de enrutador que tenga tres puertos de entrada / salida de UART RS232 dúplex completo, que se envían paquetes...
2
respuestas

FIFO wrfull afirmado cuando FIFO no está lleno

Tengo un problema con los FIFO de Altera. Parece que la señal completa wrfull se afirma incluso cuando el FIFO no está lleno. Mis FIFO son de tamaño 8. Las huellas de SignalTap a continuación muestran los niveles de lectura de mis FIFO (...
1
respuesta

FIFO en el módulo ethernet

En el módulo Ethernet, ¿por qué necesitamos el bloque FIFO antes de la capa mac? ¿Podemos evitarlo? Gracias de antemano     
2
respuestas

Problemas de transmisión de datos relacionados con FIFO entre el microcontrolador y la PC

Tengo una situación en la que un microcontrolador debe realizar una gran cantidad de conversiones de ADC y formatear los resultados en comandos (o paquetes de datos) y enviarlos a una PC utilizando el UART. Para medir continuamente mientras enví...
1
respuesta

Beneficios de RAM vs FIFO en FPGA

Si quiero procesar los datos en el orden en que llegan, parece que lo más apropiado sería un FIFO; sin embargo, quiero revisar los datos varias veces (al menos 20 veces), por lo que estoy considerando volver a escribir en el FIFO cuando leo o us...