Tengounapreguntasobrelametastabilidadyeldominiodecrucedereloj.NecesitodeserializarunflujodebitsdeunADC.TXCLK,TXOUT1,INCLKsonlassalidasdelADC.
Tengounapreguntasobrelametastabilidadyeldominiodecrucedereloj.NecesitodeserializarunflujodebitsdeunADC.TXCLK,TXOUT1,INCLKsonlassalidasdelADC.
Dice que TXCLK e INCLK provienen del ADC, por lo que no deben ser asíncronos entre sí. Deben derivarse de una fuente interna común, lo que significa que realmente pertenecen al mismo dominio de reloj, y no hay razón para esperar ningún problema con la metastabilidad. Vea si la hoja de datos de ADC (que no ha proporcionado) confirma esto.
Debe tener cuidado de no introducir un sesgo excesivo entre los dos relojes, ya sea en el cableado de la PCB entre los dos dispositivos, o dentro de la FPGA.
Lea otras preguntas en las etiquetas fpga metastability fifo