Incluso en FPGA, 250MHz (2Gbps en este caso) es una tarea muy difícil de lograr. Mejor díganos cuál es la aplicación y por qué necesita tales velocidades? Sería más fácil construir palabras de 32 bits tomando 4x8 bits y bajando la velocidad del reloj 4 veces. Esto garantizaría posibles Fmax al mismo costo de la memoria interna. La interfaz de bloque RAM en FPGA puede ser incluso más ancha que 32bits (144bits afaik o menos).
Los FPGA son excelentes para las transferencias de datos paralelas: cuanto más ancho es el bus que tiene, más datos puede transferir, por lo que es mejor elegir palabras de 32 bits en lugar de 8 bits en conexiones internas.