Preguntas con etiqueta 'digital-logic'

0
respuestas

¿Por qué las señales ocupan una pequeña porción después de ser escaladas y cómo cambiarlas?

Soy un novato y trato de entender por qué las señales observadas en el analizador lógico se reducen en la pantalla cuando se cambia la resolución (como en las fotos) para que ocupen una pequeña región en la pantalla. Es una señal continua en rea...
0
respuestas

X-Flip (esquema) flip-flop D

Estoy trabajando en un secador VGA. Tengo un problema con el flip-flop D. Intenté simular solo un flip-flop D y no entiendo por qué su salida funciona así. ¿No debería simplemente retrasar la señal con 1 período? Debido a esto no puedo terminar...
1
respuesta

¿Qué significan 2 pares de tres números separados por dos puntos en los archivos SDF cuando se describen los retrasos de las celdas?

OK, aquí hay un ejemplo: (CELL (CELLTYPE "AND2") (INSTANCE top/b/d) (DELAY (ABSOLUTE (IOPATH a y (1.5:2.5:3.4) (2.5:3.6:4.7)) (IOPATH b y (1.4:2.3:3.2) (2.3:3.4:4.3)) ) ) ) Creo que tenemos 2 entradas a y b. ¿Est...
2
respuestas

Circuito de detección de bordes [duplicado]

Necesito diseñar un circuito de detección de bordes para detectar cuándo una señal de onda cuadrada va de Bajo a Alto (borde ascendente) y cuando va de Alto a Bajo (borde descendente). El circuito debe utilizar preferiblemente un control lógic...
1
respuesta

¿Por qué la tensión de entrada de los transistores en el circuito CMOS está configurada en Vdd cuando se calcula la resistencia equivalente?

Cuando se deriva la fórmula de resistencia equivalente del inversor NMOS, el gráfico que se usa en la derivación es como se muestra: $$R_{eq}=\frac{1}{-V_{dd}/2}\int_{V_{dd}}^{V_{dd}/2}\frac{V}{I_{Dsat}(1+\lambdaV_{dd})}dx\approx\frac{3}{4}{V_{...
1
respuesta

Diseñe un contador síncrono ascendente de 3 bits usando JK Flip Flop (números impares vs. pares)

Tengo que diseñar un contador síncrono ascendente de 3 bits utilizando contadores JK Flip Flop. El primero debe contar los números pares: 0-2-4-6-0 El segundo debe contar los números impares: 1-3-5-7-1 Tabla de ejecución...
0
respuestas

¿Este circuito de puerta lógica es equivalente al modelo de Simulink?

Es este modelo de Simulink equivalenteaestecircuito? AunqueelcircuitosimuladoenMultisimfuncionaexactamenteigualqueelmodeloSimulink,laconmutación(S1)entre5vy0Vprovocaunerror.Supongoqueesteesunerrorconelsoftwareporquelasalidaesidénticaalmodelo...
1
respuesta

¿Es necesaria la simulación de ajuste posterior utilizando listas de red de temporización aunque el diseño cumple con los requisitos de tiempo de mantenimiento de la configuración?

En un diseño puramente sincrónico, si el diseño tiene una holgura positiva para los tiempos de configuración y de espera, significa que cumple con el tiempo. Por lo tanto, siempre que hayamos realizado un análisis de tiempo estático y que estemo...
1
respuesta

¿Hay algún otro formato de archivo similar como BLIF?

Me topé con el proyecto Cingulata que utiliza Formato de intercambio de lógica de Berkeley (BLIF) para representar el circuito. Me parece que el formato de archivo BLIF es un formato de archivo de texto muy fácil de usar y fácil de en...
1
respuesta

Omitir el convertidor de compuerta al disparador a través del conector de conmutación

Objetivo Me gusta activar un IC de muestra y retención LF398 a través de un 3.5 mm Jack (sintetizador modular). El comportamiento deseado sería: si hay un cable enchufado , las señales entrantes se convertirán en disparadores cortos....