Preguntas con etiqueta 'clock-speed'

1
respuesta

¿Qué significa la tasa de ECLK?

Estoy leyendo un documento de especificaciones en algún CPU y no entendí lo que significa esto:    El núcleo de la CPU solo requiere una entrada de reloj única a la velocidad ECLK ¿Qué significa la abreviatura ECLK? ¿Qué significa la t...
1
respuesta

¿Qué tan rápido necesita el reloj de la CPU para controlar la cámara?

Estoy haciendo un sistema de cámara con sensor de imagen CMOS y microcontrolador. Pero todavía no sé qué tan rápido necesito el reloj de la CPU. Suponiendo que uso un sensor de imagen de 5MP cmos y tomo una imagen fija con formato de 1fps, 2592x...
1
respuesta

FPGA de 50 MHz (Cyclone IV @ DE0-Nano) y entrada de 60 MHz desde el FT2232H

Quiero leer los datos de FT2232H utilizados en un modo FIFO síncrono de estilo FT245 ( enlace p.27) con placa DE0-Nano FPGA: process(clk) begin if (rising_edge(clk)) then next_state <= current_state; case current_s...
4
respuestas

¿Podríamos aumentar teóricamente masivamente la cantidad de cálculos paralelos (para algunos problemas) eliminando la sincronización de la CPU?

La sincronización de la CPU implica asegurarse de que cada operación o parte de una operación tome exactamente una cierta cantidad de tiempo (el tiempo de ciclo de la máquina). Una forma de aumentar la eficiencia de una CPU es mediante la int...
1
respuesta

¿He bloqueado mi ATMEGA3328p configurando

Estaba jugando con el ajuste del "sistema de reloj prescalar" (CLKPR). Ahora estoy en una situación en la que puedo ver que el reloj es de 244.9 KHz, usando mi analizador lógico y el fusible de "Salida de reloj en PORTB0". (También estoy usan...
1
respuesta

Velocidad de reloj lenta con el microcontrolador AVR Atmega328P en el tablero de pruebas

Tengo una pequeña placa de pruebas con un microcontrolador Atmega328p 28 pin con un cristal de 16 MHz y dos capacitores de 20 pF (similar a esta demostración: enlace ). La diferencia con esa demostración es que estoy usando un programador IS...
1
respuesta

¿Cuál es la velocidad real de mi sistema implementado en FPGA? ¿Cómo comprobar este valor?

Creé un sistema FPGA en ModelSim (un algoritmo simple que calcula una ecuación y guarda en el chip), se sintetiza con Quartus Prime y luego se descarga en mi DE1-SOC. Mi intención es comparar mis resultados con una implementación realizada en...
2
respuestas

¿Por qué los contadores asíncronos no pueden funcionar en altas frecuencias de reloj?

Los contadores asíncronos no pueden funcionar en altas frecuencias de reloj y causar problemas con los circuitos de decodificación. ¿Qué significa esto en términos de tiempo y operación del circuito? ¿Por qué puede ser necesario un flip-flop...
4
respuestas

¿Por qué usamos Flip Flop de disparo de borde negativo en lugar de un borde positivo de disparo?

Los fallos debidos a la condición de carrera se pueden evitar utilizando un flip-flop con disparo de borde negativo en lugar del flip-flop con disparo de borde positivo utilizado. ¿Qué significa esto? Fuente: enlace     
1
respuesta

Error al ejecutar el enlazador estoy usando TIVA C TM4C123G e IAR

Estoy intentando cambiar y leer la frecuencia del reloj de mi plataforma de lanzamiento TM4C123G a 80 MHZ usando las bibliotecas TIVAWARE, así que aquí está mi código: #include <lm4f120h5qr.h> #include <stdbool.h> #include <stdi...