Los contadores asíncronos no pueden funcionar en altas frecuencias de reloj y causar problemas con los circuitos de decodificación. ¿Qué significa esto en términos de tiempo y operación del circuito?
¿Por qué puede ser necesario un flip-flop de salida "re-sincronizando" para estos contadores?
El problema con los contadores asíncronos es que el reloj de cada flip flop proviene del estado anterior, por lo que los retrasos de propagación de los relojes se acumulan y cada bit cambia en un momento ligeramente diferente al de los otros. Debe volver a sincronizar las salidas para que cambien juntas al mismo tiempo. De lo contrario, la lógica combinatoria después del contador tardará mucho tiempo en establecerse y usar mucha energía innecesariamente durante ese período tormentoso.
Hechas de puertas suficientemente rápidas, los contadores asíncronos cuentan perfectamente, incluso en altas frecuencias. Es solo que tendrá algunas dificultades para leer el conteo actual.
Cada bit más significativo cambia más tarde que su bit menos significativo anterior. Dados suficientes bits y suficiente frecuencia, puede suceder que la actualización de LSB del siguiente reloj ocurra antes de la actualización de MSB del reloj anterior. En este caso, en ningún momento se garantiza que el patrón en la salida coincida con el conteo, pero si deja de cronometrar, los bits finalmente se asentarán en el patrón correcto, por lo que no estoy seguro de que el contador no funcionó. es decir, contar, todo el tiempo.
Cuando trabaje a bajas frecuencias, puede descodificar la salida del contador de un contador asíncrono utilizando la lógica convencional, "solo" producirá resultados erráticos durante el corto tiempo que el contador "traiciona los bits". Si ignora este fallo en la salida, todo funciona. Con el aumento de la frecuencia, el "fallo corto" comienza a ser más largo en comparación con el período del reloj, y en algún momento ya no se puede "ignorar el fallo menor". Ahí es donde ayuda el pestillo: retrasas el paso de la salida del contador a la siguiente etapa hasta que todos los bits se hayan asentado y los pasas todos a la vez.
Obviamente, en el caso extremo que se muestra al comienzo de la respuesta, donde no hay un punto en el tiempo en el que se resuelvan todos los bits, un simple pestillo no puede ayudar más, pero múltiples pestillos escalonados pueden hacer el trabajo. p>
Lea otras preguntas en las etiquetas digital-logic clock-speed clock counter