Suponga que tiene un caché de 64 bytes en un sistema con direcciones de memoria de 16 bits. Si el caché se asigna directamente y tiene un total de 10 bytes de sobrecarga de etiquetas, ¿cuántos bits se utilizan para la etiqueta, el índice y el de...
Estamos simulando un caché MIPS con un programa llamado MipsIT . Hemos llegado a un punto en el que deberíamos establecer el tiempo de acceso para la memoria.
Peronoentiendocómocalcularestaconfiguración.Diceenla spec
Reinicie el simul...
Estaba resolviendo el ejercicio del libro de William Stallings en el capítulo de la memoria caché. El problema era:
Considere un caché con un tamaño de línea de 64 bytes. Supongamos que en promedio el 30% de las líneas en el caché están su...
Me encontré con el siguiente problema:
Dadas las siguientes especificaciones para una memoria caché externa: conjunto asociativo de cuatro vías; tamaño de línea de dos palabras de 16 bits; capaz de acomodar un total de 4K palabras de 32 bi...
Estaba resolviendo preguntas sobre ejercicios de almacenamiento en caché del libro Computer Organization and Architecture de William Stallings. El ejercicio tiene la siguiente pregunta:
El rendimiento de un sistema de caché de un solo nive...
Estaba resolviendo el ejercicio del libro de William Stallings en el capítulo de la memoria caché. El problema era:
Para un sistema con dos niveles de caché, defina T c1 = tiempo de acceso al caché de primer nivel; T c2 = tiempo de acc...
Estoy tratando de entender los cachés de hardware. Tengo cierta comprensión, y me gustaría preguntar si mi comprensión es correcta.
Entiendo que hay tres tipos de mapeo de caché; Directo, asociativo completo y asociativo conjunto.
Me gusta...
Mi caché puede tener 32 bits de dirección con 2 bits para el índice y 3 bits para el desplazamiento de bytes.
Asociatividad 2, tamaño de bloque 8.
Por supuesto, los bits para el índice indican en qué fila de la caché están los datos.
¿P...
Cada bloque del conjunto asociativo memoria caché tiene una capacidad de 4 palabras de 16 bits , una sección tiene 2 bloques. Toda la memoria caché tiene 4096 palabras .
No entiendo las diferencias entre estos audaces. ¿No son lo mismo?
...
He visto CPU que se ajustan a la arquitectura de Harvard con puertos dedicados para la memoria del programa y la memoria de datos. También he visto que los cachés de instrucciones y datos (cachés de lectura completa) están conectados a estos pue...