Estoy interesado en la cantidad de superficie de una CPU moderna o más antigua que se toma con la memoria caché.
¿Existe alguna estadística con respecto al tamaño que la memoria caché toma en los fallos de CPU actuales?
¿Los esquemas de lo...
Pasé por estas diapositivas (página 3) que están adaptadas de Computer Architecture : Un enfoque cuantitativo, 4ª edición por Patterson y Hennessey.
El tema trata sobre Optimizaciones avanzadas de caché. Sugiere que podemos obtener tiempos...
Intentando resolver este problema donde la caché directa superaría a la asociativa:
Proponga que tiene un caché con un tamaño de línea de L palabras de 32 bits, S número de conjuntos, W formas y direcciones están formadas por A bits. Supongam...
Tengo un caché mapeado directo de tamaño S con el tamaño de línea L. El caché está físicamente indexado y etiquetado. La dirección física es de 50 bits, numerada de 0 a 49 (siendo 0 el bit menos significativo). La máquina tiene un tamaño de pala...
He leído que para evitar la falta de memoria caché, se recopilan y descodifican muchas instrucciones y se guardan en la memoria caché, ya que en la mayoría de los casos las instrucciones cercanas a la INSTRUCCIÓN SOLICITADA se solicitarán en un...
Tengo un caché mapeado directo de tamaño S con el tamaño de línea L. El caché está físicamente indexado y etiquetado. La dirección física es de 50 bits, numerada de 0 a 49 (siendo 0 el bit menos significativo). La máquina tiene un tamaño de pala...
Tengo un simulador de memoria caché con esta memoria de caché mostrada.
El tamaño del caché es de 64 bytes y el tamaño del bloque es de 8 bytes. ¿Cuál es la descomposición en campos? Si el tamaño del bloque es de 8 bytes, entonces log (2...
Un caché con un tamaño de línea de L palabras de 32 bits, S número de conjuntos, formas W y
Las direcciones se componen de A bits. Supongamos que la memoria caché está direccionada por palabra, es decir, los dos bits bajos de la dirección s...
En mi tarea tengo la siguiente pregunta:
El procesador tiene una velocidad de reloj de 1 GHZ.
La tasa de fallos en el caché de instrucciones es de 1.5%.
La tasa de fallos en el caché de datos es del 4%.
El 30% de la instrucción accede a los d...