¿Puede una CPU (como la Intel i3 / i5 / i7 / Xeon) con memoria RAM en caché en el chip usarla como su única RAM funcional, sin ningún banco de memoria externo conectado?
O debe que haya RAM externa, y no se puede acceder o usar el caché sol...
Estoy tratando de entender por qué ciertas memorias caché de CPU son más rápidas que otras. Al comparar la memoria caché con algo como la memoria principal, existen diferencias en el tipo de memoria (SRAM vs DRAM) y problemas de localidad (en ch...
¿Existe una correspondencia entre los tamaños de caché y la latencia de acceso? En igualdad de condiciones, ¿un caché más grande funciona más lento? Si es así, ¿por qué? ¿Cuánto más lento?
¿Hay un procesador que realice operaciones aritméticas en una pila y no en registros? Por supuesto, para mantener el rendimiento, ese procesador debe almacenar en la caché el bloque superior de una pila en el mismo tipo de memoria que se usa par...
Vista en caché, asignada en memoria, de flash QSPI externo. El caché se especifica como 32 KB con
Asociatividad de 4 vías.
¿Significa que mi flash QSPI externo es de solo 32Kb o que se ha asignado en memoria a 32Kb?
¿La vista en cach...
AFAIK esta definición es la más clara y física:
Número de asociatividad = Número de comparadores.
¿Es correcto? ¿Podrías hacer una definición más precisa / mejor?
La ilustración de wikipedia es algo difícil de ver:
No entiendo completamente esta imagen:
Si los cachés de datos e instrucciones están separados, ¿no significa que esta CPU no es un modelo de von Neumann sino un modelo de Harvard?
¿Y qué significa que una memoria caché es bidireccional...
Estoy usando un controlador MCF5253 que se basa en la arquitectura Coldfire.
Tiene 8KB de caché de instrucciones.
Todo funcionaba bien hasta que habilité su caché de instrucciones.
Ahora lo que está sucediendo es que el adaptador se está reini...
Lo siento si la siguiente pregunta parece una pregunta muy especializada (o de programación), pero espero que haya gente en este foro que haya realizado el modelado VHDL / Verilog y pueda responder:
Estoy escribiendo un modelo de simulación d...
Algunos núcleos ARM como la familia de núcleos ARM9 tienen una arquitectura de Harvard, al menos a nivel de caché. Es decir, acceden a dos cachés independientes, un caché I para instrucciones y un caché D para datos (ejemplo ARM926EJ-S).
Sin...