Estudio memorias caché. Se supone que debo calcular la tasa de aciertos de datos para una llamada de función con un caché de datos asignados directos de 1024 bytes y un tamaño de bloque de 16 bytes.
sum(0x55aa1000,10);
La función es...
Tengo una aplicación donde sospecho que la sobrecarga principal es acceder al caché L3. Se ejecuta en un moderno microprocesador de nivel de servidor Intel con un enorme caché L3. Hay muchos microprocesadores disponibles con varios conteos y fre...
Tengo una aplicación donde 12 bits de entrada necesitan generar 6 bits de salida de manera configurable por el usuario. Por supuesto, esto requiere el uso de una tabla de búsqueda basada en RAM.
Me he dado cuenta de que la RAM estática más rá...
Estoy aprendiendo la lógica de las memorias caché. Me pregunto si puedes verificar que entendí correctamente. Si una memoria caché en el campo de etiqueta tiene 16 bits, el campo establecido tiene 10 bits y el byte en el campo de bloque es...
Tengo un sistema de segmentación simple con la siguiente tabla de segmentos:
Starting Address Length (bytes)
660 248
1752 422
222 198
996 604
Determine la dirección física pa...
Un pequeño sistema informático integrado direccionable por bytes, con una longitud de palabra
De 32 bits, tiene una memoria principal que consta de 4 KBytes. También tiene un
caché de datos pequeños capaz de contener ocho palabras de 32 b...
Estoy estudiando para un examen sobre la memoria (principalmente caché) y me encontré con una pregunta de opción múltiple de hace unos años:
Which cache type is recommended for bus watching and is also used in multiprocessor systems?
a. writ...
Estudiando ingeniería informática, encontré esta pregunta:
Colocamos un caché L0 frente a un caché L1 (por lo tanto, una fracción del
los accesos al caché son atendidos por el caché L0 en lugar del caché L1), esto crea una oportunidad pa...
Me preguntaba ¿cuál es el mecanismo de conexión específico entre la CPU y su caché de nivel 1 para que, en la práctica, el tiempo de acceso al caché de nivel 1 se reduzca para coincidir con la frecuencia de reloj de la CPU?
¿Las memorias ca...
Para un proyecto en mi universidad tenemos que mejorar el diseño de un procesador (más específicamente, el CPU de plasma . el diseño se genera basándose en una descripción escrita en VHDL.
Tenemos que identificar los puntos débiles en el dis...