Me preguntaba ¿cuál es el mecanismo de conexión específico entre la CPU y su caché de nivel 1 para que, en la práctica, el tiempo de acceso al caché de nivel 1 se reduzca para coincidir con la frecuencia de reloj de la CPU?
¿Las memorias caché de nivel 1 evitan la conexión con la CPU por cables para alcanzar esa velocidad, o hay algún otro mecanismo especial para eso?
O hay un cable , pero es tan corto que tiene un efecto insignificante en la velocidad de la señal que lo atraviesa.
Sin cables, al menos para las memorias caché L1 y L2, que en la actualidad están siempre en el propio chip de la CPU, por lo que se conectan al resto de los circuitos con las mismas interconexiones de silicio que se utilizan para cualquier circuito integrado, y se ubican lo más cerca posible de los núcleos. (Nota: No estoy considerando que las interconexiones de silicio dentro de un IC sean cables, ni las trazas en un PCB, aunque funcionen como cables. Wikipedia Tampoco .)
Los cachés de L3 se pueden encontrar en el propio chip (como en el ejemplo a continuación) o en la placa madre. En este último caso, donde las conexiones de la CPU a la L3 son externas, estas conexiones entre el troquel del circuito integrado y las patillas del chip se realizan con cables dorados, como se muestra a continuación:
.
Entonces,paraunadistanciarelativamentecorta,sí,puedehabercablesrealesinvolucrados.PeronoparauncachéL1,quefueeltemadesupregunta.
ElprimerprocesadorIntelenteneruncachéL1fueel80486.Era8Kyestabaubicadoenelchip.ElcachéL2erade256Kyestabaubicadoenlaplacabase.
AquíhayunaimagendeunaCPUdecuatronúcleos:
Los puntos suspensivos más pequeños son los cachés L1. Las elipses más grandes son las caches L2. Cada uno es privado a cada núcleo. El área grande es el caché L3, que se comparte entre todos los núcleos.
Tenga en cuenta que los cachés ocupan casi la mitad del área del chip.
En mi CPU I7 con cuatro núcleos físicos, hay 4 cachés L1 de 64 K, 4 cachés L2 de 256 K y un caché L3 de 8 MB.
Lea otras preguntas en las etiquetas cache cpu connector clock-speed