Preguntas con etiqueta 'state-machines'

1
respuesta

Implementando un FSM usando flip flops JK en VHDL

Este es otro proyecto semestral en el que estoy atascado. Necesito implementar una máquina de estado a partir del siguiente diagrama: Loquehelogradohastaahoraesescribirestatabladeestado,aunqueestoybastantesegurodequemeheequivocadodealgohastaaquí...
2
respuestas

Diagrama de estado para JK-flip-flop

Estoy tratando de crear un diagrama de estado simple para un flip-flop JK, y esto es lo que he encontrado. Hevistootrasvariantesdeestediagrama,peroparamíestopareceunacorrectasinosfijamosenlatabladeestado: ¿Esto es correcto?     
1
respuesta

Diagrama de estado para el generador de paridad de 2 bits

Entonces, la pregunta con la que necesito ayuda es: diseñar una máquina de estado de moore mínima para un generador de paridad de 2 bits que dé como resultado '1' si el número de 1s en una secuencia de 2 bits es impar, y de lo contrario arroja '...
2
respuestas

Construyendo un primer circuito de State Machine - Ayuda técnica

Acabo de aprender a sintetizar un diagrama de una máquina de estados finitos en un diagrama de un circuito lógico compuesto de flip flops D, un reloj y puertas lógicas. Sin embargo, realmente no tengo mucha experiencia con un edificio físico...
1
respuesta

Máquina de estados finitos para encontrar el divisor común más grande

Ok, así que aquí está el problema que tenemos: Considere la siguiente ruta de datos. Supongamos que el ancho de la ruta de datos n es 4. La ALU tiene un código de operación de 1 bit OP. Si OP = 0, la ALU realiza A-B. Si OP = 1, la ALU...
1
respuesta

¿Habilitar el reloj para una máquina de estados?

Tengo un reloj del sistema de 100Mhz y me gustaría tener una señal de habilitación de 200Hz para habilitar la máquina de estados. Necesito un divisor de reloj para este proceso y pensé en esto: clkdiv : process (clk) begin if (clk'event an...
1
respuesta

Resolución de funciones de estructura

Tengo el siguiente diagrama de bloques, Tengo problemas para construir marcas de función de estructura para este diagrama de bloques. Lo que me preocupa es que el estado O del estado 5 al estado 2 y el estado 6. Pensé que esto se puede es...
2
respuestas

calculando la frecuencia máxima de reloj del FSM

Supongamos que tenemos la Tabla de verdad para nuestra máquina de estados finitos. ¿Cómo podemos determinar la frecuencia máxima de reloj para el sistema, bajo el supuesto de que el retardo del cable es de 0,3 ns, el tiempo de configuración...
0
respuestas

He diseñado un Mealy FSM, que realiza la operación Dividir por 5 en un número binario. ¿Cómo implementar el estado de la señal de control para el flujo de bits?

El FSM que se muestra tanto en la tabla como en el diagrama de estado realiza la división por 5 en una entrada binaria A. Los estados individuales representan los residuos y las salidas de transición deben cargarse en el registro de desplazamien...
2
respuestas

¿Qué son los “pulsos de entrada consecutivos”?

Estoy atascado en un problema de tarea que me cuesta entender:    Dibuje el diagrama de estado del circuito descrito a continuación, con detalles   explicaciones:       Un circuito de detección tiene dos entradas, x1 y x2, de manera que una...