Comencé a estudiar máquinas de One-hot y quiero que compruebes mi tabla de transición, porque no estoy seguro de que sea cierto. A continuación encontrará:
máquina de estado
tabla de transición
Mapa de Karnaugh
En primer lugar, sé...
Estoy estudiando las máquinas de Moore y Mealy, todo funciona bien, hasta que encontré una máquina de Moore donde la salida no estaba en la lista. Sé que las salidas de las máquinas de Moore dependen del estado actual, pero ¿cómo puedo averiguar...
Se supone que el contador va desde 1 > 3 > 4 > 7 > 6 y usa chancletas JK.
Al rellenar la tabla de estados, estoy un poco confundido sobre qué hacer con los estados no válidos. Dado que creo que esto es de 3 bits y debería usar 3 F...
Estoy tratando de averiguar cómo me acerco a un FSM sincrónico según la siguiente información:
Dos entradas A, B y amp; salida única Z
Dos entradas A, B y amp; salida única Z
Z = 1 si A tenía el mismo valor en cada una de las dos ma...
No entiendo los cuadros de implicación para reducir los estados de las máquinas Mealy y Moore. Estoy viendo un ejemplo de berkley
Pude construir la tabla y luego eliminar las basadas en esa salida (aquí está la del sitio, ya que no puedes v...
En Xilinx ISE, si verifica los ejemplos de máquina de estado que se encuentran en "Plantilla de idioma" (VHDL- > Synthesis Constructs- > Coding Example- > State Machines y Verilog- > Synthesis Constructs- > Coding Ejemplos - >...
Tengo un divisor de reloj y una máquina de estados como esta:
signal clk_200Hz : std_logic := '0';
signal counter : unsigned(19 downto 0) := x"00000";
begin
clkdiv : process (clk_100Mhz)
begin
if rising_edge(clk_100Mhz) then
if co...
No puedo entender cómo eliminar los estados.
Dibujé este autómata y después de crear una tabla de los estados (debo minimizarla ahora y después de crear una tabla mínima de los estados) ¿Alguien me lo puede explicar? Esta es una máquina de...
Así que estoy tratando de simular una máquina de estados con salidas s y v y un estado. por alguna razón, nuestros valores s y v se están actualizando, pero el estado se niega a cambiar,
cualquier ayuda sería increíble
module controller(
inp...
Utilizando el diagrama a continuación, tengo que completar la tabla de estado para Q1 +, Q0 +, G y F.
Suponiendo que Q0 + y Q1 + son las entradas de los flip-flops izquierdo y derecho, respectivamente, complete la siguiente tabla de estad...