¿Es una buena práctica colocar vertidos de polígonos en la capa superior debajo de un BGA?
Ocasionalmente tengo varios pines GND o VCC en una fila / columna, y me gustaría verlos alrededor de todos. Tengo las mismas vías que de otro modo, est...
Descargo de responsabilidad, soy un chico de SW, así que, por favor, no des por sentado nada, y agradecería las explicaciones en términos sencillos :)
Tenemos un diseño personalizado basado en Freescale's i.mx233 , y como referencia, ut...
Estoy tratando de obtener algún sentimiento analítico sobre el uso de los vertidos en la capa inferior y superior en tableros de múltiples capas con apilamientos adecuados como (por ejemplo).
Arriba
Gnd
Sig1
Poder
Poder
Sig2...
Estaba leyendo la página de wikipedia en Integridad de la señal y me quedé atascado con este párrafo . Dice:
El tiempo de vuelo del canal (retardo) de la interconexión es de aproximadamente 1 ns por 15 cm (6 in) de la línea de franja FR...
Tengo algunas preguntas de integridad de señal y EMC.
En mi placa, la interfaz RMII de LPC1768 está conectada a LAN8720. Debido a la ubicación de los pines, algunas señales RMII deben pasar por la capa inferior. Esta es una placa de cuatro ca...
Tengo un PCB de 4 capas con un stackup típico (señal-gnd-vcc-señal) y en la capa superior hay un sensor CMOS conectado con un cable flexible plano ...
Me preguntaba, ya que no hay un plano de referencia debajo del cable. ¿Cómo se verían las r...
Tengo un PCB de cuatro capas (Señal, Tierra, Energía, Señal) personalizado con un STM32F4 (72 MHz) conectado a un receptor Si4684 y un transmisor de FM Si4711 a través de SPI.
Parecequemidiseñotienealgunosproblemasdeintegridaddeseñal.Puedoco...
Digamos que tengo una placa multicapa con un único plano de tierra dedicado.
¿Debo colocar todos los motivos directamente en el plano con una vía lo más cerca posible del pin / pad o debo buscar diferentes métodos de diseño como una topología...
Básicamente, mi pregunta es sobre la longitud máxima del enrutamiento SPI y la ruta de manera eficiente en mi escenario y cualquier problema de tiempo (Configuración y Retención).
Solo estoy explicando mi escenario. Por favor ten paciencia co...
Hace poco se hizo un diseño que requiere que el puerto de programación esté ubicado bastante lejos del dispositivo que estoy tratando de programar. Esto ha significado que mis rastros de cJTAG miden alrededor de 13 cm de largo. Creo que como res...