Preguntas con etiqueta 'oversampling'

1
respuesta

Disminuir ADAR7251 Salida ADC Sigma-Delta

Estoy trabajando con un ADAR7251 Sigma-Delta ADC de Analog Devices. Tiene múltiples frecuencias de muestreo para elegir (1800 kSPS, 1200 kSPS, 900 kSPS, 600 kSPS, 450 kSPS y 300 kSPS) pero mi aplicación requiere 112.5 kSPS. Planeo usar el ADC en...
2
respuestas

¿El sobremuestreo reduciría el piso de ruido de la señal en banda?

Entiendo que el sobremuestreo reducirá el piso de ruido de cuantización. ¿El sobremuestreo también reduciría el piso de ruido de los ruidos en la banda de interés? ******* EDIT 20150320 ********* La respuesta correcta es del comentario...
1
respuesta

Filtro digital de paso bajo cuando se pasa el muestreo de audio

   El oído humano puede escuchar sonidos de hasta ~ 20KHz. Alguna muestra excesiva de ADC. Por ejemplo, para capturar frecuencias de hasta 20 KHz, un convertidor ADC puede muestrear a 160 KHz. Los pasos son: 1. Filtrar el audio con un filtro de...
1
respuesta

Muestreo: cómo determinar una tasa de muestreo "buena" basada en un filtro dado

Supongo que la frecuencia de muestreo es w_s = 2w_max si tenemos un filtro de paso bajo ideal que anula las frecuencias cuyo valor absoluto es mayor que el de w_max. Por lo tanto, la única razón para el sobremuestreo es compensar los filtros imp...
2
respuestas

Error de cuantización en ADCs y velocidad de muestreo

Afirmación: el ruido debido al error de cuantificación para un ideal ADC de 12 bits proporciona una relación de señal a ruido de 74dB, asumiendo una señal con rango dinámico completo en la entrada. Suponga que estaba usando un ADC ideal par...
3
respuestas

¿Mejora la SNR a tasas de muestreo más altas para una señal filtrada de paso bajo?

Supongamos que queremos extraer la señal de 1Hz de una señal ruidosa utilizando un LPF. Y supongamos que lo hemos muestreado con una frecuencia de muestreo de 100Hz. Si lo hubiéramos muestreado con una frecuencia de muestreo de 1 kHz y usá...
1
respuesta

Muestreo de datos a 5MHz con reloj de 50Mhz en Verilog

Estoy intentando hacer un controlador para el termopar IC MAX31855. Mi FPGA funciona a 50MHz y este IC funciona a 5MHz, así que estoy usando un divisor de frecuencia para obtener la señal de reloj de 5MHz. Ahora el IC está enviando a la FPGA...
1
respuesta

Error estático en la conversión de analógico a digital

Estoy probando el ADC y el ruido de cuantificación en un microcontrolador ( dsPIC33EP64GS506 ), pero me he dado cuenta de que Tengo un error estático en una señal digital. Mido un voltaje de CC en un divisor de voltaje y mi multímetro mide \...