Preguntas con etiqueta 'latch'

2
respuestas

Latch edge y Launch edge of a clock [cerrado]

¿Por qué un registro de Destino comienza a recibir información de un borde de bloqueo y no de un borde de lanzamiento?     
1
respuesta

Juego de mano firme con misterio de cierre [cerrado]

Estoy tratando de hacer un juego de mano firme con pestillo. Funciona perfectamente bien en simulación y también funciona en una placa de pruebas con cosas reales. El misterio es que funciona cuando la alimentación es de 5 V y no funciona cua...
1
respuesta

Cierre con solo NPNs [cerrado]

He estado tratando de encontrar una manera de crear un circuito de retención con solo NPN y pasivos. Creo que he encontrado la manera: Milógicaesquelasresistenciasactúancomoundivisorpotencialyproporcionanenergíaaambostransistores,yT2esparaleloa...
1
respuesta

Cómo crear un reloj para un flip flop

Tengo un proyecto en Discrete Math y tenemos que aplicar algo de teoría de conmutación. He estudiado diferentes tipos de flip flops (JK, SR y D) y todavía estoy confundido acerca del componente del reloj. Sé que los flip-flops son de borde activ...
1
respuesta

¿Cuál es el retardo de reloj a salida para un flip-flop activado por pulso?

En los flip-flops activados por flanco, el retardo de reloj a salida o el retardo del flip-flop se define como el tiempo entre el borde de disparo del reloj hasta la llegada de una salida estable desde el flip flop. ¿Qué tenemos que decir para u...
1
respuesta

Derive la tabla de transición para el siguiente pestillo AB. Describe como funciona

No tengo idea de por dónde empezar o cómo hacerlo ........ He intentado usar la ecuación de carácter característico de un latch SR, $$ Q ^ + = S + R'Q $$ y obtengo el ecuación para S y R del dibujo, sin éxito ...     
2
respuestas

Circuito lógico bloqueado

Tengo problemas con una parte de la construcción que tengo que hacer. He construido este circuito: \ $ I = A \ bullet (B + C + D + E + F) \ $ El \ $ + \ $ es OR, \ $ \ bullet \ $ is AND, y estoy usando Puertas O 2 entradas. La señal de salida es...
1
respuesta

En el latch SR, con Q = 1 y Q '= 0 (es decir, S = 1, R = 0), ¿por qué suponemos que Q permanece igual cuando S cambia a 0? Detalles

En el siguiente video sobre el pestillo SR (de la Universidad de Illinois) en youtube enlace , (El punto ilustrado en esta captura de pantalla compuesta!) El"instructor" dice los siguientes 1mn de 10 segundos en el video principal: "Camb...
1
respuesta

¿Se puede usar Latch para almacenar voltajes? [cerrado]

¿Qué sucede si colocamos S = 5v, R = 0v y luego separamos el IC del pestillo del circuito, qué ocurrirá al final de Q?     
2
respuestas

Latch jk synchronous [cerrado]

¿El pestillo de esta imagen es un pestillo J-K síncrono, y la tabla de verdad es correcta? ¿Puede un pestillo ser considerado un elemento de memoria que almacena un estado? ¿Son estas respuestas buenas o no? Si no es una imagen del pestill...