¿Qué sucede si colocamos S = 5v, R = 0v y luego separamos el IC del pestillo del circuito, qué ocurrirá al final de Q?
¿Qué sucede si colocamos S = 5v, R = 0v y luego separamos el IC del pestillo del circuito, qué ocurrirá al final de Q?
Un latch digital de cualquier tipo solo puede almacenar su lógica 1 o 0 voltaje.
Si es lógica de 5 voltios, eso es lo que se almacenará en Q para la lógica CMOS '1'. Si es una lógica de 3.3 voltios, eso es lo que se almacenará en Q para la lógica CMOS '1'. Obviamente, un '0' lógico será de cero voltios, o milivoltios como máximo.
¿Creía que un cierre digital podría almacenar valores analógicos arbitrarios?
Una muestra y retención almacenará brevemente un valor analógico, pero el valor caerá a cero voltios en un tiempo finito (corto). Un ADC encerrará un valor analógico como un valor digital de 4/6/8/12/16/18/24 o 32 bits.
El latch SR que mencionó conservará su 'estado' si es lógica positiva y 'S' es una lógica '1' y R es lógica '0' lo suficientemente larga como para ser válida . Usted mencionó 5 voltios, por lo que asumo que es una lógica CMOS de 5 voltios, ya que TTL está muy desactualizado, excepto que algunas escuelas de tecnología pueden usarlos. Su seguro CMOS mantendrá su estado, por lo que aproximadamente 5 voltios permanecerán en el pin Q.
Lea otras preguntas en las etiquetas digital-logic latch