En el siguiente video sobre el pestillo SR (de la Universidad de Illinois) en youtube enlace ,
(El punto ilustrado en esta captura de pantalla compuesta!)
El"instructor" dice los siguientes 1mn de 10 segundos en el video principal: "Cambiemos S a 0 (de 1), luego con S y R como 0, tanto Q como Q 'mantendrán sus valores" - Bueno, eso es lo que no entiendo. Ahora, por favor, intente ver la siguiente descripción torpe de mi duda y limpie mi confusión (soy un estudiante de informática y este curso es nuevo para mí, así que tenga paciencia):
¿Cómo Q y Q 'mantendrán sus valores? Quiero decir, estamos asumiendo que Q, que se alimenta como entrada a la puerta NOR inferior, NO CAMBIA SI SE CAMBIA DE 1 A 0 !!! no lo entiendo. ¿Q no depende de (es una función de) S y debería cambiar el momento en que S cambia? Quiero decir, S determina el valor de Q '(por ejemplo, S tiene que ser 1 para que Q' sea 0), y Q 'a su vez determina el valor de Q. Entonces, ¿no significa que depende de S? ¿No debería Q cambiar el momento en que S cambia? Verá, según lo que he estudiado hasta ahora, si hay una única puerta lógica, entonces esperamos que la salida sea dependiente de las entradas, y esperamos que cambie el momento en que cualquier entrada cambie, ¿NO ES? no espere que la salida permanezca igual (o mantenga su valor) si las entradas que lo determinan cambian. Entonces, ¿cómo se produce en el latch SR esperamos que la salida Q de la compuerta NOR superior mantenga su valor cuando S cambia de 1 a 0? ¿No es irónico que asumamos automáticamente que Q sigue siendo el mismo (preservar su valor) mientras que el objetivo principal de diseñar el latch SR es preservar un valor? Déjame explicarte más.
Supongamos que en nuestro circuito usamos un rango de voltaje de 0-2V para referirnos a 0 (bajo) y un rango de voltaje de 3-5V para referirnos a 1 (alto). Por lo tanto, cuando esperamos que Q sea lógico 1 o 3 -5 voltios, incluso después de que la entrada S que lo determina cambie, ¿esperamos que "ALGO" retenga de 3 a 5 voltios de Q? ¿Qué lo retiene? ¿Existe algún tipo de REMANCIA ELÉCTRICA, LATENCIA o ALMACENAMIENTO involucrado? O S cambia mucho más rápido ¡Q podría cambiar! Estoy tan completamente confundido. Podría recordar todo esto de memoria sin entenderlo, pero no quiero hacer eso. Así que, por favor, responda lo que pasa. Estoy seguro de que tiene lo que quiero preguntar. .Lo final es --- "S determina Q 'que a su vez determina Q, así que cuando S cambia, espero que Q cambie o se encuentre en un estado indefinido ya que la entrada que determina indirectamente que ha cambiado. Simplemente no entiendo. por qué el instructor ASUME IMPLICITAMENTE Q PODRÁ SERÁ 1 cuando S cambie a 0.