Preguntas con etiqueta 'jitter'

1
respuesta

¿En qué unidad física se mide la "desviación del reloj"?

Me gustaría modelar una señal de reloj con un parámetro de deriva en mi simulación digital. Los controles de implementación actuales: frecuencia / período fase -360.0 .. 360.0 grado ciclo de trabajo 0.0 .. 1.0 Propiedades no implem...
1
respuesta

¿Cuáles son los requisitos de jitter de 1G Ethernet?

Tenemos un FPGA Stratix V en el que queremos ejecutar un PHY y MAC Ethernet 1G. Debido a que no tenemos un reloj de referencia de 125 MHz disponible, estamos considerando utilizar un PLL interno al FPGA para generar un reloj de 125 MHz a partir...
2
respuestas

¿Cómo crear un reloj de alta precisión en un FPGA?

Los FPGA pueden ejecutarse fácilmente de 100 a 500 MHz y crear resoluciones de tiempo de 10 a 2 ns. Esa frecuencia se puede utilizar para crear contadores de marca de tiempo, que a su vez se utilizan para crear mediciones de tiempo muy finas / m...
1
respuesta

¿Una larga cadena de inversores provocaría fluctuaciones?

Recientemente, he diseñado un controlador de alta velocidad con el reloj funcionando a una frecuencia máxima de 10 GHz. Pero a medida que el período del reloj se acorta, he descubierto que la situación de fluctuación de fase es demasiado grave c...
4
respuestas

sustitución del oscilador del reloj, pregunta de jitter (DAC de audio)

Necesito un reloj oscilador HCMOS de 5 x 7 mm para mi DAC de audio de alta fidelidad (Texas Instruments PCM5122 ) Solía emplear el siguiente oscilador: FXO-HC736R-22.5792 , pero ahora está descontinuado, y el reemplazo sugerido actualmente...
2
respuestas

Estimación de fluctuaciones en el árbol del reloj

¿Cómo estimo el jitter de salida de un árbol de reloj que consiste en un oscilador de reloj seguido de un búfer de reloj? Los componentes tienen las siguientes características de jitter: El oscilador de reloj tiene una fluctuación de fase...
1
respuesta

¿Cuál podría ser la fuente de esta distorsión de onda sinusoidal, visible como líneas igualmente espaciadas en FFT?

Tengo una MCU que controla un DAC de 16 bits a través de SPI (y una salida LDAC adicional, que activa la actualización de la salida DAC). La MCU tiene una onda sinusoidal de 1120Hz precalculada en un búfer de 364 bytes de longitud (todos los cál...
1
respuesta

PLL deriva con el tiempo

Tengo curiosidad acerca de esta situación y de cómo entenderla mejor. Tengo un reloj de entrada de 100Mhz con un jitter total máximo de 1ns. Quiero poner eso en un pll para duplicar la frecuencia a 200Mhz. Mi esperanza es que, después del bloque...
2
respuestas

Calcular el jitter del oscilador desde PPM

Encontré osciladores con desde 10 ppm hasta 50 ppm y más, pero ¿cómo puedo calcular la fluctuación máxima de estos osciladores? Con una calculadora en línea que he encontrado con 40Mhz y 50ppm este valor: 2.500e-12s Máx. Mín. Período (s), por...
2
respuestas

Muestreo de ADC preciso con reloj in-preciso

Estoy construyendo un datalogger con un LPC11xx como CPU. Debe activarse a 256 hz para tomar muestras de ADC, pero esta CPU tiene una activación cronometrada muy precisa y profunda desde el sueño profundo, lo que causa fluctuaciones en los datos...