sustitución del oscilador del reloj, pregunta de jitter (DAC de audio)

Lea esto .

• "DSC1001 es un oscilador CMOS basado en MEMS de silicio que ofrece un excelente rendimiento de jitter y estabilidad"

Olvídalo. Es un oscilador MEMS, no un XO, por lo que el ruido de fase de la banda de audio será horrible. Solo especifica ciclo a ciclo de jitter, no período de jitter, que es un cuento.

• FOX XPresso utiliza un PLL fraccional interno.

Esto es increíble, ya que en realidad solo tienen un modelo y se pueden programar en la fábrica para dar la frecuencia que desees ... pero el gráfico de ruido de fase no es tan bonito como un XO real.

• Crystek C3XX especifica "Jitter RMS: 12 kHz ~ 80 MHz", que es una especificación mucho más útil que ciclo a ciclo.

Es la fluctuación de fase RMS basada en el ruido de fase integrado en el ancho de banda especificado. Desafortunadamente, para el audio lo necesitarías con una especificación inferior a 12k, pero es un comienzo.

• El Kyocera uno tiene especificaciones similares, pero también dan ruido de fase dependiendo de la frecuencia.

Por lo tanto, puede ingresar los valores en una herramienta de conversión para tener una idea de su jitter RMS sobre la banda de audio. Desafortunadamente, dado que Crystek no proporciona los valores de ruido de fase, no puede comparar los dos.

Entre tu lista, votaré por Kyocera o Crystek, entonces.

Me pondré un sombrero de audiófilo por un segundo: hicimos algunas pruebas a ciegas en relojes enlatados de $ 1-2, y oímos un poco de diferencia entre ellos. XPresso fue uno de los peores. Mi favorito es Vectron VCC1, que no está disponible en su frecuencia. Los resultados se correlacionan con el ruido de fase / fluctuación de fase que también medí. No se realizaron pruebas en relojes caros, esto fue solo un experimento divertido, y no soy lo suficientemente audiófilo para usar un reloj que vale 20 veces más que el chip dac, ¡muchas gracias!

Ahora, como lo señaló analogsystemsrf (él sabe de qué está hablando) ...

• El ruido de suministro en su oscilador se moverá en su frecuencia. En términos de ruido de fase, esto significa que el oscilador integra el ruido de suministro en el ruido de fase. Por lo tanto, un suministro ruidoso destruirá el rendimiento de ruido de fase de baja frecuencia (es decir, audio). Así que, por favor, no encienda la maldita cosa del riel 3V3 de su MCU. Quiero decir, al menos invierta $ 1.5 en un ADP151 o un LP2985, cuentas de ferrita y algunas tapas ...

• El ruido recogido en la traza del reloj (o la GND, siempre tenga en cuenta la GND) entre el reloj y el DAC también cuenta, pero no está integrado, por lo tanto, los problemas son más fáciles de evitar a menos que su diseño sea criminal (como no hay un plano de tierra continuo debajo de todas las cosas de alta velocidad ... o el reloj pasa a través de un cable de cinta junto a la línea de DATOS ... gran interferencia ... o hay un conmutador en las proximidades).

• El ruido en DAC DVCC modula el umbral de voltaje de la puerta de entrada del reloj y también agrega fluctuación, así que no lo conecte ciegamente a un DVCC ruidoso ...

También si usas un jitter de alta frecuencia del sigma delta DAC, también es importante: el shaper de ruido hace grandes esfuerzos para empujar el ruido de cuantización en HF ... y luego el jitter del reloj de HF puede reincorporar ese ruido a la banda de audio. >

Tenga en cuenta que muchas otras cosas además del jitter influyen en el rendimiento de dac, pero un jitter razonablemente bajo es sorprendentemente fácil de corregir, por lo que no hay razón para arruinarlo: buena distribución, buena conexión a tierra, suministros limpios ... y el resto El diseño también se beneficia de esto.

(por "razonablemente" quiero decir ... ya sabes, razonablemente bajo, no bajando a los niveles de bullshitium)

En la reconstrucción de audio, todo el jitter termina (se pliega hacia abajo) en el ancho de banda de la mitad del tiempo de reconstrucción. Los tonos (por ejemplo, 60Hz, 120Hz, o 2MHz SwitchRg VDD de basura en la energía del oscilador, o FPGA VDDringing a 300MHz que se acopla magnéticamente a los bordes del oscilador) terminan en el ancho de banda del medio tiempo de reconstrucción.

Suponga que Fclk es 50 KHz, con un período de 20 uS, o 20,000 nanosegundos o 20,000,000 picosegundos. Para la fluctuación de 1 ppm, necesita aproximadamente 20 picosegundos de fluctuación. Estoy ignorando un factor de PI en esta matemática.

Suponga que su generador de reloj produce una onda cuadrada con una velocidad de borde de 1 voltio / nanosegundo. ¿Qué amplitud de basura se puede tolerar en el borde, específicamente cerca del umbral de cero o el umbral de conmutación lógica?

Tj = Vnoise / SlewRate, por lo tanto Vnoise = Tj * SlewRate

El Vnoise permitido es 20pS * 1 mil millones de voltios / segundo = 20e-12 * 1e + 9 = 20e-3

Su presupuesto es 0.02 voltios de basura total acoplado a ese borde. En CUALQUIER apunte hacia los bordes de conmutación DAC de reconstrucción dentro de la DAC de TI.

editar

Tenga en cuenta el requisito de 1 billón de voltios / segundo de velocidad de giro en la señal del reloj. ¿Es fácil de cumplir? No. Vamos a examinar un oscilador de cristal de 10MHz con 2 voltsPP amplitud. La velocidad de giro es 10MHz * 1 * pi * (2 voltios / 2) = 63 voltios / microsegundo. Nuestro Slewrate se redujo de 1Billlion a 63Million, por lo que el ruido también necesita caída, de 0.02 voltios a 0.02 * 63/1000 = 0.02 * 0.063 = 0.0012 voltios, o 1,200 microvoltios de ruido.

Por lo tanto, los circuitos, que convierten la sinusoide de 10MHz en una onda cuadrada de 10MHz, solo pueden tolerar 1,200 microvoltios de ruido en la fuente de VDD. (la mayoría de los schmidts tienen un pobre rechazo de la fuente de alimentación de 0dB o 6dB; asumiremos 0dB)

¿Está atento a la VDD en el circuito interno que tiene la función de amplificar / cuadrar la sinwave de cristal?

Ya que solo se trata de audio aquí, puede ignorar de forma segura las especificaciones de fluctuación de fase. Todos estos tienen fluctuaciones en el orden de unas pocas a unas pocas docenas de picosegundos, lo cual es mucho, mucho mejor de lo que cualquier aplicación de audio debería necesitar.

Primero debe averiguar cuál es el requisito de fluctuación de reloj de entrada en la hoja de datos DAC de TI o en la llamada telefónica de fábrica. Luego, intente encontrar un oscilador que pueda satisfacerlo.

De acuerdo con el estándar de la Sociedad de Ingeniería de Audio (AES) [1], querrá analizar el "jitter de banda base" de 100 Hz a 40 kHz. Esto puede interpretarse como básicamente ruido de fase en frecuencias de desplazamiento de 100 Hz a 40 kHz. Cuanto más bajo sea el ruido de fase, mejor (pero recuerde que solo le importa ese rango de frecuencia de desplazamiento, así que no pague más rendimiento del que necesita).

Una complicación es que el DAC puede pasar su reloj a través de un PLL interno. Si es así, querría saber la función de transferencia de jitter de ese PLL y modelar su efecto en el ruido de fase (por ejemplo, utilizando una calculadora de ruido de fase en línea, como enlace ).

Como aprendió, cada reloj de reloj informa el ruido de jitter / fase de manera diferente. Por lo tanto, es muy difícil comparar hojas de datos. Puede solicitar al fabricante del reloj que realice mediciones personalizadas para su aplicación, o comprar muestras y realizar sus propias mediciones, o subcontratarlas a un laboratorio independiente.

[1] "Documento de información AES para mediciones de audio digital: especificaciones de rendimiento de jitter," AES-12id-2006 (r2011), impreso el 15/10/2011 por Audio Engineering Society, Inc.