Me gustaría modelar una señal de reloj con un parámetro de deriva en mi simulación digital.
Los controles de implementación actuales:
- frecuencia / período
- fase -360.0 .. 360.0 grado
- ciclo de trabajo 0.0 .. 1.0
Propiedades no implementadas:
- deriva
- jitter
Para circuitos de cruce de dominio de reloj, me gustaría implementar un reloj primario (estable) y secundario (deriva). Sé que mi modelo digital no puede manejar problemas de metástasis, ese no es mi objetivo en absoluto, pero pude detectar errores de apretón de manos.
* La desviación del reloj no es jitter . Los relojes que funcionan a la misma velocidad pueden variar en rangos de sub por ciento, por lo que un circuito se ejecuta un poco más rápido. *
La mayoría de los documentos solo tienen clasificaciones para la fluctuación de fase, por otro lado, los transceptores, como en los FPGA, tienen unidades de compensación de fase que hacen la corrección de fase automáticamente. No puedo encontrar un valor máximo para ellos ...
Así que mis preguntas son: - ¿Es un valor absoluto o relativo? - Si es relativo, relativo a qué: un ciclo, 1 segundo, ...?
Si alguien tiene alguna sugerencia sobre cómo modelar el jitter, también será bienvenido :).