Preguntas con etiqueta 'flipflop'

3
respuestas

Reinicio de un indicador de pulso JK

He hecho un circuito con flip flops 74HC109 JK. El propósito es capturar un pulso de dos señales y durante unos 20 segundos mantener el valor almacenado (de los cuales el pulso vino primero). Mi problema es que necesito reiniciar el circuito, ta...
3
respuestas

Velocidad de reloj reducida con flip flop

Mi pregunta es si hay una manera de reducir un reloj a dos tercios de su velocidad usando chanclas porque sé que una chancleta reduce su velocidad a la mitad.     
1
respuesta

Reconize JK Flip-Flop borde de operación: ¿sube o baja?

Esta es una imagen de JK Flip-Flop. Usando esta imagen, ¿hay alguna forma de saber si la salida cambia al subir o bajar el reloj? En otras palabras, es datos de entrada. transferido a las salidas en las transiciones de reloj de ALTO a B...
2
respuestas

Diseñar un contador síncrono con d flip flops

Tengo que diseñar un contador con dos entradas: x y y . Si es y = 0 , el contador se comporta como un contador de anillo de 3 bits, y si y = 1 , se comporta como un contador Johnson de 3 bits. Si es x = 0 , cuenta...
2
respuestas

¿Recurso fácil de aprender para resolver problemas de contador?

¿Alguien me podría indicar dónde puedo aprender a resolver problemas simples de contador, como contar en una secuencia dada usando un flip-flop determinado? Por ejemplo:    Cree un contador contando en una secuencia 3-1-4-7-2 y otra vez desde...
4
respuestas

VHDL - La simulación D flip flop va mal

Estoy tratando de simular un flip-flop D usando el código VHDL que compilo y ejecuto usando GHDL y luego trazo la forma de onda usando GTKwave. El problema es que mi maestro me dijo que, al usar flip-flops D, si el reloj y la señal de datos a...
1
respuesta

¿Dividir la frecuencia de reloj por 3 con un ciclo de trabajo del 50% utilizando un Mapa de Karnaugh?

En este documento , en semiconductor describe cómo diseñar una división por Sistema 3 utilizando un Mapa de Karnaugh: Specify, Divide By 3, 50% duty cycle on the output Synchronous clocking 50% duty cycle clock in Using D type Flop flips and...
1
respuesta

¿Es normal que un divisor de reloj hecho con el contador de johnson en anillo tenga un aumento momentáneo cuando cambie el período?

He hecho un divisor de clk usando un contador de johnson de anillo con D flip flop en VHDL. El punto es que la salida de la señal hace un aumento momentáneo e inesperado durante un cambio de período. Como puede ver en el círculo rojo, hay un aum...
1
respuesta

¿Para qué es la salida invertida en un flip flop D?

Me pidieron que encontrara la respuesta para esto, es una pregunta bastante vaga: En un Flip Flop D, ¿cuál es la salida de Q '? Busque esto y escriba su respuesta en su informe previo al laboratorio. Estoy tratando de entender el circuit...
2
respuestas

¿Qué es el divisor de frecuencia y cómo funciona con el circuito tipo flip flop de tipo d?

Estoy tratando de aprender sobre estas cosas, pero me cuesta mucho entender el divisor de frecuencia y el borde anterior y posterior del voltaje. Por favor, se necesita ayuda si alguien lo explica de manera fácil. O podría alguien dirigirme a...