Me pidieron que encontrara la respuesta para esto, es una pregunta bastante vaga:
En un Flip Flop D, ¿cuál es la salida de Q '? Busque esto y escriba su respuesta en su informe previo al laboratorio.
Estoy tratando de entender el circuito, parece que Q 'es lo que retiene el valor anterior de Q cuando el reloj está alto. ¿Alguien puede explicarme más sobre esto?
Cosa muy fundamental. Los flip-flops están compuestos por circuitos lógicos que tienen retroalimentación acoplada de tal manera que "mantienen" el último estado establecido. Estos circuitos biestables a menudo se componen de elementos de compuerta de inversión que invierten dos veces alrededor de su retroalimentación acoplada para obtener el estado de retención.
Simplemente, la salida Q es la salida de un lado del circuito biestable. La Q 'es la otra salida que, en el caso de los casos en que se utilizan elementos lógicos invertidos, termina siendo la inversión lógica de la salida Q.
Entonces, si Q = 1 el Q '= 0. Del mismo modo, Q = 0 el Q' = 1.
Lea otras preguntas en las etiquetas digital-logic flipflop latch logic-gates