Estoy tratando de aprender sobre estas cosas, pero me cuesta mucho entender el divisor de frecuencia y el borde anterior y posterior del voltaje.
Por favor, se necesita ayuda si alguien lo explica de manera fácil. O podría alguien dirigirme a cualquier buen recurso para aprender estas cosas.
Actualmente estoy leyendo el libro llamado "CÓDIGO el lenguaje oculto del hardware y el software de la computadora" pero estoy atascado en el capítulo número 14.
Su pregunta es en realidad bastante vaga (sin tener ese libro frente a mí de todos modos. Podría estar hablando de señales digitales o analógicas). Pero como mencionó un flip flop supondré que está preguntando si desea tomar una onda cuadrada digital de frecuencia N y realizar una onda cuadrada de frecuencia N / x, donde x es un número arbitrario.
Un flip flop puede ser útil para realizar dicho circuito, especialmente si desea dividir la frecuencia por una potencia de dos. La forma más fácil de visualizar estas cosas y comenzar es imaginar un solo flip flop con un inversor entre la salida q y la entrada d sincronizada por la onda cuadrada de entrada en cuestión. La salida q cambiaría de estado (alternar) cada dos relojes. En otras palabras, estarías dividiendo tu señal de entrada por dos. Podrías encadenar múltiples flops y dividirlos por 4, etc.
Eso es útil si quieres dividir por una potencia de dos, pero ¿qué pasa con otra cosa? Decir, 3? Luego podría usar un contador y un comparador de magnitud para impulsar la entrada de un flip flop. En este circuito puedes tener un contador de ejecución libre con reinicio. Tendría un comparador que compara el valor de conteo con 2 (3-1 desde que comienza a contar a cero). Un flip flop registraría la salida de su comparador de magnitud. Cuando esa salida del comparador es verdadera, obtendrías un pulso que tiene un período de reloj alto. Podría usar la salida del comparador para restablecer el contador de manera que cada tres ciclos reciba un pulso. El ciclo de trabajo de su señal de salida ya no sería del 50% (suponiendo que la señal de entrada sea), pero tendría una señal que es 3 veces más lenta (o lo que esté usando como entrada para el comparador) que la entrada. Esto puede ser realmente útil para habilitar la lógica o algo donde quieras hacer algo cada x ciclos.
Hay otras formas "más sofisticadas" de dividir una señal digital (o realizar una señal digital "arbitraria" de una entrada) que involucran bucles de fase sincronizada, DCM, etc. Estos se encuentran con frecuencia en FPGA, micros y ASIC , pero como está haciendo la pregunta, tiene un 99.9999% de certeza de que no estaría en posición de construir uno de estos, sino de controlar sus parámetros de modo que obtenga una señal de salida que cumpla con su requisitos.
Un D flop flop transfiere el estado de su entrada D a su salida Q en el flanco ascendente de su entrada de reloj. Un flip-flop D típico tiene salidas Q y a / Q con la / Q como NO Q o Q invertida.
Con la salida / Q vinculada a la entrada D, el flip flop dividirá efectivamente la frecuencia del reloj entre 2.
Va ... Comenzando con Q = 0, / Q = 1, D = 1 (vinculado a / Q). El reloj sube, Q: = (obtiene) D en el flanco ascendente, ahora la condición es Q = 1, / Q = 0, D = 0 y permanece así hasta el siguiente flanco ascendente donde Q: = D nuevamente, que es ahora 1 así que la salida cambia. D va alto en el primer borde positivo luego bajo en el segundo borde positivo del reloj y así sucesivamente.
Antes de que alguien me corrija, Q y / Q no siempre son opuestos. Si el flip / flop tiene un pin claro y establecido y ambos están activos, Q es 1 debido a la configuración y / Q es 1 debido a la compensación. Mismos valores.
Lea otras preguntas en las etiquetas flipflop