En esta hoja de datos el diagrama lógico muestra tres inversores en cascada para obtener una función de inversión simple.
Eso significaría que tienes tres pares de PMOS-NMOS en sucesión. ¿Por qué es esto mejor que solo los dos inversore...
Las puertas lógicas como AND, OR, NOT, etc. a menudo vienen empaquetadas como matrices en circuitos integrados.
A veces no todas las puertas se utilizan en un proyecto. Me gustaría saber cómo deben conectarse las puertas no utilizadas restantes...
Ahora, sé que esta pregunta se ha formulado tantas veces que parece que estoy haciendo trolls, pero debo señalar que no pude encontrar la respuesta correcta a esta pregunta en cualquier lugar .
Así que sí, CMOS y TTL son diferentes. Niveles...
Tengo un problema: tengo cinco pequeños sensores de imagen CMOS (2 mm x 2 mm), cada uno en un espacio pequeño (aproximadamente 10 mm x 15 mm). Toman una señal de reloj y emiten una señal analógica, lo que requiere un ADC de 8 MSPS cada uno. De...
Actualmente estoy enseñando a mis hijas Electrónica Digital, de 9 y 12 años. Al hacerlo, quería presentarles la lógica CMOS, ya que creo que un enfoque práctico siempre es mejor que solo hacer teoría.
Compré algunos transistores de tipo de or...
He visto de varias fuentes que dicen que una puerta NO se puede usar para lograr un cambio de fase de 180 grados. ¿Es esta afirmación cierta?
Editar sección: la pregunta definitivamente no suena clara porque así fue como se redactó, pero una...
Así que estoy tratando de entender, supongo que es probablemente un concepto básico de las computadoras.
Estaba echando un vistazo a esta pregunta anterior:
De Transistor a Puertas
Y es un enlace que acompaña:
enlace
Entonces, déjame e...
He leído que la forma de onda de salida asimétrica (aproximadamente 1/3 marca a espacio) se debe a las características de la puerta de entrada de un inversor TTL, pero quiero saber más sobre qué características de la entrada TTL La puerta causa...
Estoy trabajando en un diseño de CPU de fabricación casera, con la mezcla habitual de EEPROM paralelas, RAM estáticas y registros, de tres estados en un solo bus de 8 bits.
Mi / lógica de salida habilitada para tres chips deshabilitados en el...
Probablemente sea una pregunta simple, pero ¿por qué las Puertas lógicas de CMOS creadas a partir de Only Transistors son completamente diferentes de las que usan la lógica TTL (como las BJT)? Sé que BJT ya no se usa más porque consumen energía...