Conexión de puertas lógicas no utilizadas

6

Las puertas lógicas como AND, OR, NOT, etc. a menudo vienen empaquetadas como matrices en circuitos integrados. A veces no todas las puertas se utilizan en un proyecto. Me gustaría saber cómo deben conectarse las puertas no utilizadas restantes para lograr una influencia mínima en el sistema (consumo de energía, interferencia) según la tecnología que se utilice (CMOS, TTL, ...).

Mi aplicación utiliza un inversor hexagonal basado en CMOS (CD4069) y la documentación no proporciona esta información.

Nota: Esto no se trata de varias entradas a una sola puerta lógica. En este caso, la conexión de los pines no utilizados sería la consecuencia de mantener la puerta funcional.

    
pregunta Grebu

3 respuestas

6

Como ya han dicho otros (seré un poco más elaborado), los pines de entrada CMOS no utilizados nunca deben estar desconectados, ya que tienden a flotar hacia la región peligrosa que se encuentra en el centro entre VDD y GND. El pin de entrada está invariablemente conectado a las puertas de otro par MOS complementario, y los parámetros del proceso a menudo se optimizan para el rendimiento, de modo que tanto el lado alto como el bajo comenzarán a conducir un poco antes que en el punto medio exacto. Por lo tanto, en esta "área gris media", tanto los FET del lado alto como del lado bajo conducirán algo de electricidad, lo que se traducirá en un consumo de corriente, o en algunos casos, incluso en la oscilación si se encuentra una ruta de retroalimentación positiva en algún lugar.

El caso más fácil y eléctricamente el caso más estable es conectar todas las entradas CMOS no utilizadas a tierra. Pero en los microcontroladores, esto puede ser un poco peligroso, ya que el software puede usar pines como entradas o salidas. Una actualización de software puede generar una salida de un pin que no se ha utilizado anteriormente. En este caso, la opción más segura es usar resistencias desplegables separadas para cada pin. Si eso es demasiado costoso debido a la cantidad de resistencias y al espacio de PCB necesario, también puede conectar un grupo de pines adyacentes y jalarlos con una sola resistencia desplegable. En ese caso, el consumo de corriente adicional causado por el cambio de software sorpresa generalmente no es un problema tan grande.

En su caso específico de usar un inversor hexadecimal, existe otra posibilidad, que se usa a menudo. Puede conectar las entradas y salidas del inversor no utilizadas junto con algunos inversores, que se utilizan en el sistema: conecte varios inversores en paralelo. Esto se hace a menudo para aumentar la capacidad de la unidad y, por lo tanto, la velocidad del inversor, especialmente cuando se manejan grandes cargas de compuerta MOSFET.

    
respondido por el PkP
6

Para CMOS, ate las entradas altas o bajas. No los deje flotando, ya que estarán en un estado indefinido y serán susceptibles a influencias externas y pueden causar un alto consumo de corriente u oscilación. No debería hacer ninguna diferencia apreciable si los une alto o bajo para una compuerta lógica estándar, siempre y cuando estén vinculados en alguna parte. Para TTL, átelos en alto o déjalos flotando. Deja las salidas desconectadas.

    
respondido por el alex.forencich
3

Por lo general, desea conectar entradas de puerta lógica no utilizadas a VSS o VDD.

En su caso, esto es exactamente lo que quiere hacer, y como es un inversor, la elección aquí realmente no importa.

La documentación que tiene proporciona esta información (figura 17, página 3-182).

    
respondido por el DigitalNinja

Lea otras preguntas en las etiquetas