Estoy diseñando un contador DOWN sincrónico que se supone que debe contar de 20 a 00. Probé de muchas maneras diferentes, pero las combinaciones lógicas que probé son obviamente erróneas, ya que obtengo secuencias muy extrañas.
¿Cómo se supone q...
Necesito hacer un reloj de 48MHz a partir de 50MHz en fpga. He leído la respuesta aquí
cuando sigo ese cálculo, obtengo fraccional para si la comparación es 50M / 48M, prescaler = (50/48) / 48M .
para el reloj de 2Hz en el ejemplo dado,...
Esquema del contador BCD de 4 bits:
EsquemadelMUXdentrodelcontadorBCD:[Desafortunadamente,tengoqueeliminarelenlaceyaquenohealcanzadolareputaciónmínimarequeridaparapublicarmásde2enlaces]Loquepuedehabersabido:¿Cómosesuponequefuncionaelcontador...
Dada una velocidad de datos o una velocidad de reloj, ¿cómo calcular el tiempo de bits de cualquier señal / interfaz?
Según lo que sé, tiempo de bits = 1 / velocidad de datos. ¿Es correcto?
Me confundí un poco cuando no pude calcular los v...
Comencé un diseño digital, un contador de tiempo de alta precisión, que se implementará en una FPGA Xilinx. Lo describiré en VHDL.
Leí varios artículos sobre este tema y descubrí que puedo usar el reloj multifase {0 °, 90 °, 180 °, 270 °} par...
Cuando uso la placa arduino funciona bien, pero cuando trato de ponerla en un prototipo, se congela y comienza a zumbar.
Para el circuito estoy usando el regulador de 5v, la batería duracel 9v, el resonador ZTT de 16.0 mx (para reloj), y eso...
Estoy usando un K50-HC0CSE25.0000MR para generar un reloj de 25 MHz para el DDS IC AD9833 . He conectado la salida del reloj directamente a la entrada MCLK de AD9833 como se muestra en el diagrama. .
La hoja de datos muestra la señal del...
He publicado la misma pregunta en edaboard.com, pero también he decidido pedir opiniones aquí.
La pregunta es sobre el espectro ensanchado y su uso con sintetizador PLL
Digamos que tengo una fuente de reloj que genera un reloj de 100 MHz c...
Este es un circuito que incorporé en mi proyecto principal para manejar un LCD. Para C1, utilicé un condensador de disco cerámico de 2.2 nF y la resistencia es de 100 K, que, según una calculadora RC básica, es aproximadamente 220 uS, pero las c...
Estoy trabajando con un SPARTAN 3E-FT256 en Xilinx 14.1, y tengo que generar un reloj de 25 MHz a partir del reloj de a bordo de 50MHz. Lo estoy logrando con un Digital Clock Manager.
Estas son mis designaciones de UCF:
NET "CLK_50MHZ" LOC...