Preguntas con etiqueta 'clock'

1
respuesta

Arreglando ATtiny45 Clocksource

Accidentalmente cambié mi fuente de reloj ATtiny45 a 128khz. Después de eso no puedo programarlo. Intenté avrdude en modo terminal pero no funciona. >>avrdude -P COM4 -c avrisp -b 19200 -p t45 -t -F -u (Estoy usando Arduino como I...
1
respuesta

Cristal y Oscilador [duplicado]

Sé que el oscilador de cristal es un tipo de oscilador. Pero, ¿por qué en términos coloquiales el cristal es diferente del oscilador y cómo son físicamente diferentes?     
1
respuesta

¿Cómo puede una operación simple, como mover datos de un registro a otro, puede codificarse en una instrucción y ejecutarse en un solo ciclo de reloj? [cerrado]

El punto simple que estoy tratando de hacer para un ensayo que estoy escribiendo. Estoy completamente perdido en cuanto a cómo responder a esto. ¿Alguna ayuda disponible? Lo siento, sé que esto no es una pregunta bien formada pero no tengo nin...
2
respuestas

calculando la frecuencia máxima de reloj del FSM

Supongamos que tenemos la Tabla de verdad para nuestra máquina de estados finitos. ¿Cómo podemos determinar la frecuencia máxima de reloj para el sistema, bajo el supuesto de que el retardo del cable es de 0,3 ns, el tiempo de configuración...
1
respuesta

Señal de reloj de onda Squave de CMOS de alta precisión para controlar el filtro de audio MF5CN

La tarea es generar una señal de onda cuadrada CMOS (+ -5 [V]) con un ciclo de trabajo del 50% para impulsar un filtro IC activo de segundo orden (MF5CN) con frecuencias variables o fijas de 150 [Khz], 300 [kHz], 750 [kHz] y 850 [kHz]. Este relo...
0
respuestas

Bare ATMEGA328P - Reloj con TIMER 1, PWM en TIMER 0 y TIMER 2

Estoy atascado en un problema. Como dice el título, estoy tratando de generar 2 señales PWM diferentes en TIMER 0 y TIMER 2, mientras uso la interrupción en TIMER 1 para contar la hora. Probé varias cosas, pero cada vez que trato de asignar u...
0
respuestas

Cómo conectar en cascada los divisores de frecuencia

Estoy implementando algunos módulos usando VHDL y para algunos de ellos necesito la señal de reloj global del FPGA, y para algunos otros debo actualizar a dos frecuencias diferentes. Una solución común a esto es usar divisores de frecuencia basa...
1
respuesta

¿Qué le sucede a un dff (flip flop) sin entrada?

Tengo esta pregunta, pero no sé qué le sucederá a un dff sin una entrada. ¿Siempre es 0? como esta imagen de abajo el segundo dff no tiene ningún d ??? Además, si alguien puede sacar la respuesta de la pregunta? gracias y me gustaría t   ...
0
respuestas

SAM4S Xplained Pro - ¿Hay alguna manera de reiniciar el reloj de USART para que no tenga deriva?

Estoy trabajando con la placa SAM4S Xplained Pro (el objetivo es SAM4SD32C). En mi proyecto, Tx envía cada 3 ms de pocos bytes a Rx a través de un USART, con una velocidad en baudios de 19200 sym / s. También programé una interrupción de tiem...
0
respuestas

Bus de datos bidireccional dividido en nibbles que no devuelven datos correctos - 8051

Como tengo 10 líneas de E / S conectadas entre dos microcontroladores (AT89C4051 + AT89S52), estoy tratando de salirme con la transferencia de datos elegante. En lugar de pasar meses rehaciendo una placa de circuito completa, estoy tratando de d...