Preguntas con etiqueta 'clock'

2
respuestas

Pic32MX El reloj es demasiado lento

Usando el compilador pic32mx340F512H y XC32 y el depurador ICD3 en MPLAB. Así que estoy trabajando en mostrar colores en una pantalla usando el protocolo VGA y, por lo tanto, necesito maximizar la velocidad del reloj. El estándar para un relo...
1
respuesta

Reloj sincronizado derivado de la fuente de alimentación de CA [cerrado]

Estoy desarrollando un dispositivo inalámbrico que almacena datos muestreando un sensor analógico en un momento específico. Los únicos 'cables' para este dispositivo son los dos cables de alimentación. Estoy usando una fuente de alimentación de...
2
respuestas

Flip-Flop Hecho con 74xx Chips que no se enganchan constantemente

Estoy tratando de conectar dos pestillos hechos por chips 74xx (salida normal: 7404, 7408, 7432 ...), de modo que la señal de salida principal invertida se trabe en el primer circuito en el borde descendente y en el segundo Circuito en el flanco...
1
respuesta

Usando el borde negativo del reloj en diseño físico

En Verilog, está bien usar negedge of clock. ¿Se puede activar un elemento de memoria en el borde negativo del reloj? ¿Qué tan robusto será el diseño prácticamente en el chip?     
1
respuesta

STM32F7 Discovery LTDC unit: cambio del reloj del sistema

Tengo experiencias extrañas con la visualización en mi tablero F7 Discovery. Cuando se trabaja con el reloj del sistema de 216MHz, la pantalla (LTDC) funciona correctamente. Sin embargo, después de cambiar a 120MHz (usando CubeMX, la aplicación...
1
respuesta

¿Se debe usar el reloj de un teclado PS / 2 en un Verilog siempre bloqueado?

Estoy intentando que funcione un diseño de Verilog para interactuar con un teclado PS / 2, pero tengo problemas muy extraños. Tengo un bloque siempre bastante simple que controla todo: always@(negedge PS2_CLOCK) begin if(rst == 0) begin...
5
respuestas

¿Tengo un problema de impedancia en un cable entre dos dispositivos? Y si es así, ¿cómo puedo resolver el problema?

Tengo dos dispositivos, el dispositivo 1 y el dispositivo 2. Los dispositivos están separados unos 60 pies entre sí a través de un cable largo. Se comunican entre sí a una serie síncrona de 2400 bps utilizando la única fuente de reloj. El dispos...
1
respuesta

Altera FPGA Reset System

Me cuesta entender la mejor manera de configurar un sistema NIOS II con código externo y los reinicios y relojes. Una de las razones por las que me gustaría resolver esto es que el sistema JTAG realmente tiene problemas y parece que partes del s...
1
respuesta

Configuración del reloj del sistema de procesamiento Zynq

En la configuración del reloj Zynq hay diferentes tipos de relojes: reloj de entrada 33.3333 MHz Reloj procesador 666.6666 MHz Reloj DDR 533.3333 MHz Reloj PL 250 MHz. ¿Cuál es la diferencia entre ellos?     
1
respuesta

Usar referencia externa para el contador de frecuencia

Hace poco compré un contador de frecuencia HP 5316A. Tiene la capacidad de utilizar una "referencia externa". ¿Eso significa que ignora su reloj interno y usa la señal externa en lugar del reloj? ¿Es complicado proporcionar la señal de refere...