Error del transceptor Stratix V "El puerto REFCLK en el PLL no está conectado correctamente" - Quartus II

Estoy intentando crear una instancia de un transceptor que diseñé para Stratix V. Aquí está la declaración del módulo:

module optic_xcvr_mod(
input wire system_clk,
input wire pll_ref_clk,
input wire rx_serial_data_0,
output wire tx_ready,
output wire rx_ready,
output wire tx_serial_data_0
);

...

Y aquí está la creación de instancias dentro del archivo de diseño de nivel superior:

wire system_clk_0;
wire pll_ref_clk_0;
wire rx_serial_data_0;
wire tx_ready_0;
wire rx_ready_0;
wire tx_serial_data_0;

optic_xcvr_mod xcvr_mod_1(
.system_clk(system_clk_0),
.pll_ref_clk(pll_ref_clk_0),
.rx_serial_data_0(rx_serial_data_0),
.tx_ready(tx_ready_0),
.rx_ready(rx_ready_0),
.tx_serial_data_0(tx_serial_data_0)
);

optic_xcvr_mod se compone de un transceptor BASE-R y un controlador de reconfiguración, todos generados con el catálogo de IP de Altera, por lo que deben compilarse bien. Sin embargo, sigo recibiendo el error "El puerto REFCLK en el PLL no está conectado correctamente en la instancia optic_xcvr_mod_1". Supongo que se trata de pll_ref_clk, que por lo que puedo decir está conectado correctamente.

Gracias de antemano por tu ayuda