¿Hay algún efecto de las variaciones de temperatura y voltaje en la Metastabilidad del flip-flop? Si es así, ¿cuáles son los efectos?
¿Hay algún efecto de las variaciones de temperatura y voltaje en la Metastabilidad del flip-flop? Si es así, ¿cuáles son los efectos?
Sí, por supuesto. Los cambios en la tensión de alimentación y la temperatura de funcionamiento cambiarán el retardo de propagación de todas las compuertas lógicas. Los cambios en el retraso conducirán a cambios en la configuración y el tiempo de espera del flip-flop, que a su vez cambiará la probabilidad de metastabilidad. Todas las demás cosas son iguales, esperaríamos que la metastabilidad sea más probable a mayor temperatura y menor voltaje de suministro.
El cambio de la capacitancia de derivación del VDD, a medida que cambia la temperatura, cambiará el rebote y la inclinación del VDD; con VDD afectando fuertemente la transconductancia de los dispositivos / flipflops CMOS, tendrá un fuerte efecto de temperatura.
También el piso de ruido Boltzmann / Johnson / Nyquist / térmico / aleatorio POWER es una función lineal de la temperatura, siendo la tensión de ruido squareroot (potencia).
Los comparadores analógicos, en los reguladores de conmutación de baja potencia, proporcionan un comportamiento de conmutación aparentemente oscilatorio-caótico, cuando en realidad el efecto fue solo ruido térmico, lo que provocó que el punto de conmutación varíe a medida que la rampa de entrada muy lenta intentaba para cruzar el umbral ruidoso (aleatoriamente).
Fue esta metastabilidad? no hubo ningún flipflop que intentara resolver los niveles lógicos ferroviarios con retroalimentación positiva. Hubo un comparador de alta ganancia con una sobremarcha de entrada baja, que eventualmente tuvo una sobremarcha adecuada para ser conducido completamente al riel.
Lea otras preguntas en las etiquetas flipflop metastability timing-analysis cdc