En el informe de sincronización de una síntesis con Synopsys VCS, una advertencia indica:
Advertencia: El diseño contiene 8 redes de alto fanout. Se utilizará un número de fanout de 1000 para los cálculos de demora que involucren estas redes. (TIM-134)
¿Cómo puedo encontrar las redes ofensivas? ¿Hay algún informe que pueda usar para encontrar estas redes de alto fanout?
Colocado en link
En Design Compiler puede usar el comando all_high_fanout -nets para obtener una colección de redes que tiene un valor de fanout mayor que la variable high_fanout_net_threshold , que puede revisar usando el comando report_app_var high_fanout_net_threshold . También se puede definir un umbral específico N usando el comando:
all_high_fanout -net -threshold N
Las redes de fanout alto informadas suelen ser redes de reloj. Si ese es el caso, verá que los informes de tiempo tendrán un gran incremento en esas redes, lo que hace que el cierre de tiempo sea mucho más difícil. Debido a que el problema de los fanout altos se resuelve durante la síntesis del árbol de reloj del lugar & Fase de la ruta, esos informes de tiempos son demasiado pesimistas. Para superar esto, puede definir las redes de reloj como ideales utilizando el comando set_ideal_network en los puertos / pines afectados.
Si un reloj que sale de un generador de reloj está activando las entradas de reloj de otros 10 IC de receptor de reloj (asumiendo), entonces el ventilador que sale del IC de generador de reloj es 10. En su caso, podría ser la red la que está conectada a < fuertes> muchos otros nodos. Y por lo tanto, el software está asumiendo 1000 salidas de ventilador. (Carga equivalente de 1000 receptores de reloj).
Esto podría ser para predecir el retraso del peor de los casos (velocidad máxima operable con carga alta). Compartir un dibujo aproximado de las conexiones de red ofensivas, si está disponible, ayudará.
Lea otras preguntas en las etiquetas asic verilog rtl synthesis timing-analysis