Recibo algunos errores cuando intento compilar mi diseño en Active-HDL de Aldec.
# Warning: ELAB1_0026: BITADJ128.bde(BITADJ128.vhd) : (79, 0): There is no default binding for component "buf". (No entity named "buf" was found).
# Warning: ELAB1_0026: BITADJ128.bde(BITADJ128.vhd) : (157, 0): There is no default binding for component "INV". (No entity named "INV" was found).
# Warning: ELAB1_0026: BITADJ128.bde(BITADJ128.vhd) : (277, 0): There is no default binding for component "GND". (No entity named "GND" was found).
He agregado estos elementos a la biblioteca varias veces, y de diferentes maneras, pero aún así se ha reducido. Me pregunto si alguien más ha tenido un problema similar. Heredé un diseño grande que estoy convirtiendo de EDIF a VHDL y cambiando de Virtex-4 a Virtex-5, y parece que hay un problema de resolución de símbolos.