Preguntas con etiqueta 'xilinx-system-generator'

Aprendo en verilog con menos conocimiento y tratando de desarrollar más comprensión. Escribí un código simple de verilog y lo sinteticé e implementé. No tengo conocimiento de las tablas de búsqueda. Cuando vi un resumen de diseño, se muestra c...

module ved64 (a,b,p); input[63:0]a; input[63:0]b; output[127:0]p; wire [63:0]w0,w1,w2,w3,w4,w5,w6,t1,t2; vedic32 x1(a[31:0],b[31:0],w0[63:0]); vedic32 x2(a[31:0],b[63:32],w3[63:0]); vedic32 x3(a[63:32],b[31:0],w2[63:0]); vedic32 x...