Tengo un diseño de placa que utiliza un Atmel AT90USB1286 (VQFN64) y coloqué las vías en la parte posterior del chip para fines de enrutamiento. Tras la inspección, descubrí que el chip AT90USB1286 tiene una almohadilla térmica en la parte poste...
Estoy trabajando en un PCB en Altium que se sentará dentro de un ensamblaje sobre otra placa. La placa en la parte inferior tiene una almohadilla de prueba, pero una vez que todo esté ensamblado, será inaccesible. Por lo tanto, estoy intentando...
Estoy diseñando una PCB de 4 capas para un adaptador muy pequeño de un BGA en un lado a varios conectores SMT discretos en el otro. Debido a las limitaciones de espacio, no puedo usar orificios pasantes para algunas de las conexiones interiores;...
Durante el diseño de PCB & la fabricación es común eliminar los anillos anulares a través de capas internas donde la vía no está conectada a nada, lo que se denomina eliminación de almohadilla no funcional.
¿Sería factible eliminar una...
Al crear una placa de dos capas, la capa inferior es un plano GND, si todas las almohadillas GND para circuitos integrados y pasivos se conectan directamente al plano GND mediante una vía, o debo enrutar todos los pines GND de los componentes ce...
Estamos diseñando PCB con múltiples circuitos integrados (hasta 10 circuitos integrados). Cada IC tiene interfaz MDIO y JTAG. La placa tiene dos capas de señal, una capa de potencia y un plano GND. Tenemos que enrutar las líneas JTAG y MDIO a ca...
Me dieron una especificación de acumulación de capa PCB como esta:
[2:(1(2+345*67)*16):7]
Para una persiana de 8 capas a través de la configuración.
¿Podría alguien proporcionar una referencia para decodificar esta notación abreviada?
¿C...
Esta pregunta va más allá de ¿Por qué relieves térmicos en las vías?
Recientemente, alguien a quien considero un experto me recomendó que debería agregar relieves térmicos a las vías que están conectadas a los planos, incluso si no se van...
Estoy trabajando en un diseño de tablero de alta velocidad que contiene amplificadores de transimpedancia. Aquí está el esquema a continuación:
simular este circuito : esquema creado usando CircuitLab
En este momento, mi diseño parec...
Soy una nueva abeja para el diseño de PCB. Mientras leía artículos, he encontrado personas que hablan sobre "cubrir un número par de capas con ciegos". He hablado con un fabricante local de PCB y me dijeron lo mismo y me dijeron que no pueden ha...