Preguntas con etiqueta 'spartan-6'

3
respuestas

Salida de reloj inestable Spartan 6 DCM

Recursos de cronometraje de Spartan 6. El enlace aquí se refiere a los recursos de cronometraje de spartan-6 FPGA. Estoy utilizando la primitiva DCM-CLKGEN descrita en el enlace, para generar un reloj de 8x basado en un reloj de entrada. Funci...
1
respuesta

18bit Serdes - Xilinx Spartan6

En un proyecto con visión estéreo FPGA, uso dos cámaras MT9V032. Las cámaras están conectadas como en el ejemplo de aplicación en la hoja de datos. Enelmododesalidaestéreo,lalongituddelosdatosesde18bits.Hayunbitdeinicioyunbitdeparada.Asíqueh...
1
respuesta

Salida de clk lenta (Spartan-6)

Tengo un diseño que se parece a esto: -controller --Module1 ---SubModule1.1 ---SubModule1.2 ----SubModule1.2.1 --Module2 ---SubModule2.1 ---SubModule2.2 ---SubModule2.3 ---SubModule2.4 --Module3 ---SubModule3.1 ---SubModule3.2 ---SubModule3.3...
1
respuesta

IP Core Generator falla con Error

Estoy trabajando en un proyecto usando un Spartan-6. Creé un FIFO con el IP Core Generator (Nueva fuente - > IP Core - > FIFO - > Generate). El LOG se parece a esto The IP Catalog has been reloaded. Qt: Untested Windows version 6.2 de...
1
respuesta

¿Cuál podría ser el uso de la hoja de datos de declaración de material para el paquete Spartan-6?

Estoy empezando a trabajar con FPGA y CPLD. al igual que otros EE profesionales cuando compré una placa Spartan-6, comencé a buscar en el sitio web de fabricación (que era Xilinx) para encontrar todo sobre mi componente. Bueno, hay un montón de...
3
respuestas

Tiene problemas para implementar una luz parpadeante de 1Hz en un Spartan 6 FPGA

Actualmente tengo un Spartan-6 FPGA en una placa Digilent Nexus 3. Estoy usando Xilinx 14.6 Project Navigator para escribir el código y programar el FPGA. Mi código para el módulo superior (y único) es el siguiente: 21 module blinker( 22 in...
2
respuestas

No se puede entender VGA [Verilog]

Después de investigar mucho sobre cómo generar señales VGA y observar algunos ejemplos de código, intenté escribir un simple generador de señales VGA que solo muestra un color sólido en la pantalla. Al ver la simulación, el tiempo parece ser cor...
2
respuestas

Datos de entrada de Spartan-6: ¿Usar pines de datos o GCLK?

Estoy diseñando una PCB que se conecta a un Spartan-6 a través de un conector (placa Opal Kelly XEM). El PCB aloja algunos componentes analógicos que se comunicarán con el FPGA (ADC, DAC). La placa FPGA es completamente autónoma (tiene reloj pro...
1
respuesta

Salida HDMI (TMDS) con Digilent Atlys: los ejemplos no se compilan con ISE 14.7

Estoy trabajando en XAPP495 en el tablero de Digilent Atlys con ISE 14.7 Quiero ejecutar y probar "vct_demo" que viene con el XAP 495. Intenté compilarlo (con ISE 14.7) y fallí debido a los siguientes errores: ERROR: PhysDesignRules: 2502 - P...
2
respuestas

Transferencia de archivos de texto entre la PC y la placa Atlys (FPGA)

Soy nuevo en FPGA. Mientras hacía cálculos, descubrí que no puedo ingresar el número en tiempo real a FPGA. Mi instructor me dijo que escribiera mis números (o datos) en un archivo de texto en la PC y que los transfiera a FPGA en tiempo real a t...