He estado trabajando en un proyecto que me exige aumentar 1V a 5V. He encontrado un regulador de impulso listo para usar que hace el trabajo. El problema es que necesito simular el circuito en OrCad Pspice pero el CE8301 CMOS PFM-control
el conv...
Hago una simulación transitoria con muchos subcircuitos similares.
Cada subcircuito tiene una fuente actual en la entrada.
Por ejemplo, la fuente actual 49 está creando la siguiente señal:
I49 r49 inp49 PWL REPETIR PARA SIEMPRE (0.200 9.36...
Entonces, estoy tratando de diagnosticar un problema de simulación con IXTT20N50D en CircuitLab, y creó una plantilla de prueba de transferencia de características muy simple para hacerlo:
TEST OF IXTT20N50D MODEL
.MODEL IXTT20N50D NMOS
+ L...
Acabo de empezar a usar LTSpice. Necesito simular un circuito con amplificadores operacionales, donde los elementos parásitos del amplificador operacional pueden afectar el rendimiento. Así que tengo que probar diferentes amplificadores operacio...
He intentado diseñar un oscilador controlado por voltaje agregando un varactor a un oscilador Colpitts.
Sinembargo,lasimulaciónnomuestraningúncambioenlafrecuenciadeoscilaciónamedidaquecambiaV3(de0.04a10V).Nosécuáleselproblemaconeldiseño.Aquíes...
Estoy construyendo un circuito para conducir un solenoide con control de corriente. Lo estoy conduciendo con un circuito basado en la bomba de corriente de howland mejorada.
Curiosamente,micircuitosimuladomuestraunagrancantidaddetimbresenlas...
Quiero exportar las formas de onda de Modelsim de mi diseño simulado en un formato en el que puedan verse decentes cuando se impriman. Para ser más específicos, sin el fondo negro, preferiblemente en un formato vectorial.
No es algo como esto...
Necesito crear un filtro de muesca doble activo que filtre a 60Hz. Sigo el siguiente esquema:
Paraprobarelesquema,loestoysimulandoenFalstadCircuitSimulator,peroel60Hznoseestáfiltrando. Aquí está el enlace a la simulación .
¿Podría alguien...
Tengo un problema estúpido y no entiendo cómo puedo resolverlo. En mi diseño estoy usando un detector de borde ascendente. El problema es que ActiveHDL no lo simula de la manera que espero. El código VHDL es:
process (clk_i, rst_i)
begin
i...