Estoy estudiando DRams y SRams en la universidad y en las diapositivas las líneas donde se lee o escribe un dato se llama DQ. Pero, ¿qué significa? Tal vez D es para datos, pero Q?
Quiero mejorar el diseño de un procesador. Tiene una memoria caché asignada directamente, y quiero mejorar la tasa de aciertos. He estado trabajando para aumentar el tamaño de la línea del caché de una palabra de datos a cuatro, pero dado que to...
Soy nuevo en la electrónica y en la programación de microcontroladores y necesito una confirmación de que mi comprensión de algunos elementos sea correcta, ¡o tengo una gran necesidad de corrección en ellos!
Tengo un servidor basado en C que...
Estoy estudiando la implementación del almacenamiento de archivos de audio grandes en una tarjeta SD. Usaré SPI para acceder a la tarjeta y evitar las patentes de la mafia de la tarjeta SD. Estaré generando una gran cantidad de datos, aproximada...
Los relojes de la CPU se han vuelto más rápidos que la memoria RAM. Así que las computadoras tienen que esperar un número particular de ciclos de reloj entre enviar una dirección y recibir datos. Pero, ¿cómo sabe una computadora cuántos ciclos d...
Tengo un STM32F2 que tiene un "Controlador de memoria estático flexible" (FSMC). Por alguna razón, cuando configuro el pin de activación de chip (CE #) de mi PSRAM como un pin FSMC, el STM32 jalará el pin bajo (de manera predeterminada, el pin e...
Estoy haciendo un proyecto sobre la implementación de BRAM. ¿Cuál es la diferencia entre RAM de bloque y RAM distribuida en FPGA en términos de implementación, área, velocidad, etc.? ¿Cuál es mejor?
Estoy diseñando un dispositivo que no tiene una interfaz de bus externa y requiere un tamaño de ram modesto para el búfer de datos binarios. 16mb sería genial, más sería increíble.
Es bastante fácil encontrar un flash SPI de 32 a 64 mb, pero...
He leído varios artículos y artículos al respecto, pero aún así, no puedo entender completamente. Si me puede explicar en términos simples, estaría muy feliz. Gracias.
En una computadora de propósito general (como una PC normal), ¿cómo lee CPU el RAM , asumiendo que primero lee desde el Cache ?
Suponiendo que cache es un caché asociativa de conjuntos n-way . Una vez más, tendríamo...