CE # pin pulsado bajo por ARM cuando está configurado

Parece perfectamente normal que \ $ \ mathrm {\ overline {CE}} \ $ low para un controlador de memoria externo. La memoria externa ignorará todas las señales si \ $ \ mathrm {\ overline {CE}} \ $ es alto. \ $ \ mathrm {\ overline {CE}} \ $ a menudo se combina lógicamente con la salida de un decodificador de dirección parcial para evitar que varios dispositivos accedan simultáneamente al databus.

Es probable que no tenga conflictos de pin con GPIO siempre y cuando no cambie la función del pin de FSMC a GPIO.

Creo que esto podría estar causando tu problema, deberías poder hacer que CE comience alto al configurar el pin.
Esto parece que podría ser un pequeño problema de silicio, pero obtener información de ST probablemente será difícil (solo tuve un problema similar con SPI SS en un STM32F1, pero la documentación es muy engañosa, el problema ha sido consultado en la Los foros de ST durante ~ 2 años y ST aún no se han comentado ...)

De todos modos, para probar tal vez pueda mantener el pin configurado como un GPIO normal y alternarlo según sea necesario durante una lectura / escritura. Si la primera operación se realiza así, parece que ese es tu problema.
También (como sugiere hli) si no ha configurado el registro GPIO- > ODR antes de inicializar el pin (ya sea que lo intente como AF o normal), intente hacerlo (es decir, establezca el ODR un poco alto, así que es de esperar que empiece así) )
Hice algo similar con el SPI, controlando el pin SS en el software.