Preguntas con etiqueta 'logic-gates'

1
respuesta

Bias T para nivelar la salida de desplazamiento desde el oscilador

Estoy usando la compuerta XOR HMC851LC3C para obtener un pulso ultra corto (rango de 200ps). Esta puerta lógica requiere entradas en el rango de -2.5V a 0.5V. Sin embargo, las señales de RF de mi oscilador son de onda sinusoidal de -1V a 1V. Qui...
1
respuesta

Expresión mínima múltiple para una función lógica dada [cerrado]

Mi profesor dijo que puede haber funciones lógicas con múltiples expresiones de suma mínima. Sin embargo, no puedo encontrar ningún ejemplo de este tipo. ¿Alguien puede dar un ejemplo de una función lógica con múltiples expresiones mínimas?   ...
1
respuesta

Construyendo un sub-nanosegundo Monoestable con ECL Flip-Flop

Estoy tratando de entender si es factible construir un multivibrador monoestable desde un flip flop con reinicio ECL. El objetivo es producir un pulso de 300-400ps cuando el flip-flop está sincronizado y D también es alta. Según tengo entendi...
2
respuestas

Crear un circuito con un máximo de 6 puertas NAND

Necesitamos hacer un circuito lógico, la función dada es: f = (AB) + (no (C)) + (no (A) D) Ya lo intenté un poco, y puedo lograr hacer un circuito con 7 puertas NAND pero no con menos ... ¿Podría alguien ayudarme con eso, por favor? Tamb...
1
respuesta

Salida inestable en el pin VT del decodificador HT12D

Hola a todos, Recientemente he estado trabajando en un proyecto de bomba de agua operada por RF. Para este propósito, compré un módulo RF RX y TX que tiene chips HT12E y HT12D como codificador y decodificador. El pin D8 (Dout) del decod...
1
respuesta

Cómo diseñar un circuito combinado utilizando un decodificador y una compuerta OR adecuados

Necesito construir un combinational circuit para el siguiente truth table usando una puerta decoder y un OR . Estoy familiarizado con el procedimiento normal de dibujar combinational circuit diagrams pero me con...
2
respuestas

Diagrama de circuito del circuito secuencial síncrono usando flip-flops tipo D disparados por flanco ascendente

¿Cómo dibujo un diagrama de circuito para este sistema usando la técnica de "un flip-flop por estado"? ACTUALIZAR:Estoesloquetengohastaahora,peromeestoyconfundiendotanto.     
3
respuestas

Ayúdame a entender la compuerta XOR con lógica de diodo [cerrada]

Por lo general, soy una persona bastante inteligente, pero por alguna razón no puedo rodear mi cabeza con esto. Un poco de fondo - He realizado esta función antes de usar dos diodos y dos relés SPDT. Funciona bien, pero es voluminoso y desper...
1
respuesta

Entendiendo una puerta lógica CMOS con detalles extraños

Estoy intentando entender qué lógica implementa la siguiente puerta CMOS. ComparandoconelsiguienteCMOS NAND gate, creo que como la puerta lógica anterior podría ser una puerta NOR , no estoy seguro. Mi problema es que hay algunos detalles...
1
respuesta

¿Qué función lógica se implementa con estas puertas lógicas, cómo completar la tabla de verdad?

Tengo las siguientes puertas lógicas. Paraaveriguarquéfunciónlógicaseimplementa,tratodedesarrollarlatabladeverdad.A|B|out(Iguess,notsure)--|---|--------1|1|11|0|?0|1|?0|0|1MesientocomocuandoA=1yB=1luegoout=1.También,cuandoA=0yB=0entonces'out...