Recientemente miré un esquema para una puerta AND y noté que usaban 2 npn transistores. Me preguntaba por qué querrías usar 2 transistores. ¿No podría hacer una compuerta AND adjuntando una entrada al colector y una entrada a la base? ¿No serí...
Sobre la base del conocido artículo Inventable.eu, combiné su temporizador CMOS PWM con un ciclo de trabajo ajustable con una lógica que cambia la alimentación al circuito del temporizador. Solo cuando se cumplen las condiciones de la puerta (AN...
Logic Gate que usa Transistor y Diode no funciona en Proteus, solo muestra que la luz de ENCENDIDO es diferente en MultiSims, siempre funciona como el Esquema de Logic Gate.
Por ejemplo, la lógica NO:
PROTEUS just Light "ON" nunca muestra "OF...
Se sabe que un decodificador toma n entrada y puede tener 2 ^ n salida. Cada entrada solo constituye una salida única .
Sin embargo, leí que el decodificador de visualización de siete segmentos puede tomar múltiples bits de entrada y pro...
Estoy usando un microcontrolador para conducir un transformador de retorno. El circuito de activación contiene un condensador de aceleración como se muestra en la figura, para proteger al microcontrolador de corrientes relativamente altas genera...
¿Existe una técnica específica para convertir los SOP a NAND?
Tengo la siguiente expresión:
A'BC + ABC '
Y me gustaría representarlo usando solo puertas NAND.
A'BC = (((AB ')') 'C') '
ABC '= (((A'B') ')' C ')'
Pero ahora, ¿cómo...
Hola, estoy trabajando en mi proyecto de electrónica digital. Generador de paridad incluso impar de 4 bits y verificador. Este es mi circuito. ¿Cómo implemento esto en el tablero de pruebas y qué me falta aquí, excepto el vcc y dónde colocar los...
No estoy seguro de si estoy en el intercambio correcto aquí, pero si no es así, ¡avísame! Vale la pena intentarlo de todos modos.
Estoy en el proceso de hacer un circuito lógico para mostrar un número, por ejemplo, 15711862 . De todos modos,...
Con respecto al chip 74HC08
En la tabla que describe las Características estáticas (Sección 9). ¿Por qué el V IH típico es más bajo que el valor mínimo?
Y viceversa para V IL