Preguntas con etiqueta 'layout'

3
respuestas

Minimizando el timbre en un puente H

Estoy diseñando un convertidor DC-DC basado en H-Bridge que aumenta de 24V a 350V DC. Uso un transformador HF en la salida del puente H para el realce real. El circuito funciona bien por un tiempo y luego el IC muere. Sospecho que esto es porque...
1
respuesta

¿Los polígonos se vierten bajo los BGA?

¿Es una buena práctica colocar vertidos de polígonos en la capa superior debajo de un BGA? Ocasionalmente tengo varios pines GND o VCC en una fila / columna, y me gustaría verlos alrededor de todos. Tengo las mismas vías que de otro modo, est...
1
respuesta

Lugar a través del componente BGA en Kicad

Durante el diseño en Kicad, he encontrado un problema al colocar una vía para el componente BGA. Diseño un tablero de 4 capas, tengo un componente BGA de 20 patillas en la parte frontal y quiero colocar las vías en la parte posterior. El problem...
1
respuesta

27512 pinout y diseño de PCB

Estoy intentando diseñar trazas de PCB para un chip EPROM 27512. Pero su pinout para la mitad superior del bus de direcciones me parece completamente ilógico y no puedo imaginarme cómo debería exponer mis huellas. Así es como se ve el pinout:...
1
respuesta

Reflexiones de la señal de tasa de bits baja y la señal de tasa de bits alta

Estaba leyendo la página de wikipedia en Integridad de la señal y me quedé atascado con este párrafo . Dice:    El tiempo de vuelo del canal (retardo) de la interconexión es de aproximadamente 1 ns por 15 cm (6 in) de la línea de franja FR...
1
respuesta

¿Ancho de la línea de alimentación de la antena para la antena de chip / PCB?

Estoy diseñando una placa con nrf52832 y una antena chip ( 2450AT18B100 Johanson Technology) para 2.45 GHz (BLE básicamente). Pero tengo pocas preguntas con respecto al 50 ohm characteristic impedance de Antenna Feed Line...
2
respuestas

PCB multicapa de tierra Ethernet

Actualmente estoy rediseñando un pcb de 12 capas. Lo único con lo que todavía estoy luchando es el enrutamiento de Ethernet. El apilamiento de capas es el siguiente: Capa superior GND_1 MidLayer_1 PWR_1 MidLayer_2 GND_2 PWR_2...
2
respuestas

LPDDR2 problema de jitter a largo plazo del reloj

Tengo un problema con la medición de error acumulativa del período de reloj LPDDR2 tERR (11-50per) pero la medición de longitud más corta está bien con algún margen. Estoy buscando alguna causa o consejos para entender o solucionar este problema...
1
respuesta

¿Qué tipo de patrones se utilizan para marcar un PCB?

Me gustaría crear un patrón para mi PCB. Me gustaría actualizar el patrón con los cambios en la lista de materiales, la interfaz externa, el software, los cambios en los pads. Me gustaría algunas sugerencias de patrones utilizados en el diseño d...
1
respuesta

¿Existe una solución para mantener pequeños los circuitos con bajas frecuencias?

fondo Básicamente estoy haciendo una computadora de señal mixta / analógica (para acelerar ciertas operaciones matemáticas). Estoy buscando crear muchos filtros de CA (de diferentes tipos) a bajas frecuencias (sub 500Hz) Corrientes y amp; Los...