Estoy pensando en usar Cyclone V FPGA y su controlador de memoria de hardware:
Hay un documento del "Controlador de memoria multipuerto FPGA Cyclone V" de Altera:
enlace
Ancho de memoria configurable de 8, 16, 24, 32 y 40 bits...
Tenemos un FPGA Stratix V en el que queremos ejecutar un PHY y MAC Ethernet 1G. Debido a que no tenemos un reloj de referencia de 125 MHz disponible, estamos considerando utilizar un PLL interno al FPGA para generar un reloj de 125 MHz a partir...
Estoy tratando de cargar la configuración en mi placa FPGA usando Cypress FX2LP desde USB. La implementación básica proviene de la nota de aplicación AN63620 de Cypress, pero en su lugar, Spartan 3 uso Spartan 6 (xc6slx4), y el diseño del pin es...
Recientemente he comprado el módulo PMOD AMP1 de digilent para usar con mi Nexys 2.
Cuando programo el proyecto de demostración y conecto los auriculares o los altavoces a la salida de auriculares Puedo escuchar un tono de tono extremadamen...
¿Qué es la implementación bit-true (con un ejemplo si es posible)?
Estaba leyendo un artículo y se dijo que "se realizó una implementación bastante verdadera del algoritmo en un FPGA". Entonces, ¿qué es exactamente la implementación bit-true...
Estoy programando el FPGA en el Red Pitaya y lo estoy usando para recopilar datos y generar imágenes con esos datos. Luego, necesito transferir las imágenes a un dispositivo Android.
Necesito usar el puerto USB (para conectar la placa a un dispo...
Ahora mismo estoy usando la edición de diseño Vivado que obtuve de forma gratuita con mi basgy 3 FPGA diligente. Actualmente estoy buscando actualizar mi tarjeta a Nexys Video, que tiene muchas más funciones. enlace
En su sitio dice "Las li...
Estoy leyendo las guías del usuario de Xilinx Spartan 6. Parece que hacen la distinción entre un Spartan 6 FPGA device y un Spartan 6 FPGA package .
Supongo que un paquete FPGA contiene un dispositivo . ¿Qué son exactamente los paquetes...
Estoy trabajando con un Xilinx Spartan6 en Tablero Nexys3 de Digilent .
Tambiénhecompradosu PmodMIC para que pueda intentar obtener algo de audio datos en mi tablero para realizar algún procesamiento de señal.
ElPmodMICtieneunaconexiónSP...
Estoy tratando de generar un reloj de 40MHz en una clase de lucha de 100Mhz FPGA con Verilog CODE, redirigí el reloj a un pin para verificar los 100Mhz:
assign pin1= clock; //gives me an 100MHz clock
assign pin2= ~clock; //gives me an 100MHz...